


**[note]**

※1 EDMAC からのデバッグ信号(LPDMA[0-3]FLSYS\_DBG\_PORT)は 48bit あり、DebugInfo 情報である FLSS\_DEBUG\_INFO[7:0]は、FLSS\_DEBUG\_INFO\_SEL[8:6]を使用して以下のように振り分ける。また、EDMAC-FLMSGD1 間のメッセージ制御用 Valid/Ready 信号(LPDMA0FLMSG[0-3]\_MSG\_VALID/LPDMA0FLMSG[0-3]\_MSG\_READY)は、FLSS\_DEBUG\_INFO\_SEL[8:6]=0x6 時に FLSS\_DEBUG\_INFO[7:0]から出力される。EDMAC は 4 系統あるが、それぞれ同様の振り分けを行う。

**表 5-5 EDMACからのデバッグ信号振り分け(DebugInfo)**

FLSS_DEBUG_INFO_SEL[8:6]	モニタ用内部信号	備考
0x0	デバッグ信号[7:0]	
0x1	デバッグ信号[15:8]	
0x2	デバッグ信号[23:16]	
0x3	デバッグ信号[31:24]	
0x4	デバッグ信号[39:32]	
0x5	デバッグ信号[47:40]	
0x6	メッセージ制御用 Valid/Ready	
他	All-"0"を出力	



※2 EDMAC からのデバッグ信号(LPDMA[0-3]FLSYS\_DBG\_PORT)は 48bit あり、モニタレジスタ [FLSYS\_MON\_EDMACn\_\*]は以下のように振り分ける。また、EDMAC-FLMSGD1 間のメッセージ制御用 Valid/Ready 信号(LPDMA0FLMSG[0-3]\_MSG\_VALID/LPDMA0FLMSG[0-3]\_MSG\_READY)は、[FLSYS\_MON\_EDMACn\_2]に振り分ける。EDMAC は 4 系統あるが、それぞれ同様の振り分けを行う。