大模型协作记录

Claude Code 协作过程

0. 项目与分工

本项目从2026年9月推进到11月，共经历18个主会话。协作分工上，我负责项目目标、边界约束、验收标准、实物操作与对外输出口径；Claude承担问题定位、RTL与PS代码编写、仿真编译、文档整理工作。大模型不作为独立工程师使用，物理操作与重大决策始终由人判断。

1. 协作硬性约束

1. 比特流烧录必须经由 load_bit.py 执行。烧写前先用 pl_probe 读取板端状态，状态不明时禁止烧录。项目早期踩过坑：跳过脚本直接烧录会引发板子初始化超时，AXI 总线直接挂死，只能断电复位恢复。

2. 修改 RTL 代码或者 BD 框图前，需要先运行 timing_gate.tcl 留存时序基线；修改完成后执行 build_after_patch.tcl，清理编译缓存、重置所有 Out-of-Context 综合任务，完成后做逐位结果比对。Vivado 直接重新综合会复用旧的 DCP 中间文件，即便时序、仿真全部显示通过，生成的比特流依旧是旧逻辑。

3. 摆球、动相机、拍照、断电等实物操作，Claude 不能自行开始，必须先询问现场状态。

4. 图上标注文字统一使用 ASCII 字符；Hershey 字体无法渲染中文，会输出连续问号。

5. 每次工作收尾需更新交接文档（HANDOFF.md）、提交代码、将原始日志归档到 data/reports/。项目多次在 1M 上下文上限处被强制中断，状态若不落盘极易丢失。

2. 故障与修复复盘

2.1 HDMI 输出随机水平偏移

故障现象为画面随机水平偏移，出现卷轴状接缝；重新烧录比特流、重启板子现象时有时无，旧版本比特流同样可以复现。

我给出的排查约束：优先跑彩条测试，区分故障来自数据链路还是显示时钟域。Claude 一开始怀疑 VDMA 或者外部线材，按照要求先执行彩条测试，彩条输出完全正常，将问题收敛到显示时钟域。随后对比 Master/Slave 模式、vtg_ce、gen_clken 三处信号，发现三者配置不匹配，并查阅 v_axi4s_vid_out 仿真模型确认工作机制。将模块修改为 Slave 模式，把 vtg_ce 接入 gen_clken 之后验证全部通过：彩条 4/4、V3 轨迹束 17/17，整套测试台 175 项用例全部跑通，该修复方案予以采纳。

2.2 检测下移：存储实现先行

检测下移的目标，是把掩码、形态学、连通域从 ARM 处理器（PS）上的 OpenCV 迁移到 FPGA 逻辑（PL）。首版单独综合占用 37,658 LUT、24,512 LUTRAM，而 xc7z020 仅有 17,400 LUTRAM，无法装下。Claude 最初提出删减功能，我要求先查看综合报告，确认问题根源是数组被推断为分布式存储。随后按块存储（BRAM）、单读口、流水结构改造，最终降至 7,842 LUT、1,456 LUTRAM、25.5 BRAM，功能完整保留；真实快照 9/9 候选的类别、面积、质心与 OpenCV 逐值一致，板上同帧 8/8。删减功能的方案未予采纳。

2.3 帧泵：单点性能不代表整机收益

帧泵的目标，是把透视矫正从 PS 迁移到 PL，节省透视变换（warpPerspective）约 100 ms。v1 功能正确，但逐像素比对 0/921600 不符，单笔读受外部内存（DDR）往返延迟限制，306 ms/帧；v2.1 增加 16 笔并发读、32 深先入先出缓冲、写突发解耦，降至 72 ms。接入整机后 PL 推帧 107 ms，旧 PS 路径约 99 ms，两者接近。

据此决定默认关闭 PL 帧泵开关（PLPUMP），将优化方向转为双缓冲与 160×90 差分局部推帧，推帧 115→60 ms，现场验收“不闪”。帧泵默认开启的方案未予采纳。

2.4 从零重建：产物级对账发现丢 IP

为验证源码可复现，使用 Tcl 从零重建 BD 框图和工程。构建、时序、台架均通过后，我要求用硬件描述文件（.hwh）与 IP 模块基线文件逐模块、逐地址对账，发现 pe_axi、map_detect 两个可复用硬件模块（IP）缺失，已删除的 ila_0 重新出现。

随后将 finish_build.py 与 IP 基线文件固化为构建后必跑的验收流程（19 个 IP 模块/21 个地址）。净室构建（仅拷贝源码、不含构建中间目录）实测时序余量 +0.112/+0.006（WNS/WHS），比特流正常生成。该对账流程予以采纳。

2.5 粒子引擎扩展至 16 粒

粒子引擎最终配置为 16 粒。我要求先梳理全链路所有与并行度绑定的位置：RTL 参数、pe_axi 默认值、两个 testbench、PS 驱动槽位与台架断言，统一修改为 16。PC 台架 489/489 通过；按补丁构建流程重新综合后，板上探针 P1 – P6 全部通过。该方案予以采纳。

3. 问题类型与排查手段

问题类别	故障现象	排查手段	修复措施
时钟域	HDMI 画面水平偏移	彩条隔离	Master/Slave + vtg_ce + gen_clken
存储推断	LUTRAM 装不下	单独综合报告	强制 BRAM + 单读口 + 流水
静默复用	旧 DCP 进入比特流	上板逐位不符	清缓存/生成目录、重置 OOC 任务
构建完整性	丢 IP、ILA 复活	.hwh 与 IP 基线对账	finish_build.py + 基线
单点与整机	帧泵单帧快、整机不快	游戏内实测	默认关闭，转双缓冲
数据完整性	SD 卡写入	读回 SHA256	diskpart clean + 校验
会话管理	1M 上下文硬切	API 400	早提交、早落盘、会话接力

4. 采纳与未采纳的方案

4.1 采纳

- HDMI 三件套修复：彩条 4/4、17/17、175/175。
- 检测改存储（BRAM/单读口/流水）：7,842 LUT，9/9、8/8。
- 改 RTL 走 build_after_patch.tcl + 时序门禁：避免旧 DCP。
- IP 基线产物对账：19 IP/21 地址，拦住丢 IP。

- 16 粒全链路同步：489/489，P1 – P6。
- 2026.1 迁移验证：WNS +0.029，上板通过。
- 7 项技能包。

4.2 未采纳

- 帧泵默认开启：整机 107 ms vs PS 99 ms，默认关闭。
- 检测首版“减功能”：根因是存储推断，不是功能太多。
- 17 路全并行/更多物理 lane：资源不允许，采用 2 条物理 lane 时间复用，17 路逻辑不变。
- 64 粒/4 lane：资源超限，收敛到 16 粒/1 lane。
- classify 下移 PL：本次保留 PS 候选复判。
- 2026.1 bit 作为主交付：主数据仍按 2023.2 交付 bit 67412907。

5. 项目复盘心得

项目里的“完成”要拆成三层：完成修改、完成运行、完成比对校验，只有校验通过才算真正闭环。一切结论以运行日志、仿真波形、逐位比对、校验哈希为准。

1. 排查问题要先建立完整证据链，再实施最小改动；门禁与验收标准由人把控，不能交由模型判断。

2. 遇到资源、时序收敛问题，优先排查布图约束与存储推断实现，不要第一反应删减业务功能。

3. 单点模块的性能 benchmark 不能作为最终结论，必须放回完整整机环境复测。

4. 规格变更必须同步更新四处：RTL 逻辑、PS 端驱动、测试用例、项目报告。

5. 实物操作、对外输出口径、处理负向测试结果，都由人工做最终决策；大模型仅提供可行方案与证据。

6. 智能体工作流

- 会话生命周期：接手指令 → 读取交接文档/记忆/对话记录 → 复述状态 → 选择最小任务 → 查证据 → 修改 → 仿真 → 构建/门禁 → 上板/台架 → 文档/提交/记忆。

- 并行工作线：构建与文档可同时推进；两个 Vivado 构建不能同时操作同一工程；两个视频 DMA（VDMA）客户端不能同时运行。
- 决策点：物理动作、规格口径、负结果、时间取舍、提交内容由人拍板，Claude 提供选项与证据。

附录：协作会话规范（提示词）

A.1 接手会话

> 先读 `CLAUDE.md` 和 `HANDOFF.md`，再查对话记录。用三句话复述：当前 `bit`、已完成、待办和风险。不要先动手。

A.2 定位问题

> 先查寄存器、日志、波形、源码和历史提交，给证据链；再提最小改动和验证方法。不要凭记忆下结论。

A.3 修改 RTL

> 改前跑 `timing_gate.tcl` 记基线；改完走 `build_after_patch.tcl`，重跑黄金模型/测试台逐位对比，过门禁再上板；给改动前后对比和证据路径。

A.4 上板

> 先 `pl_probe`；只用 `load_bit.py`；确认没有野 `DMA`；摆球、动相机、拍照先问现场。

A.5 收尾

> 改了什么、验证了什么、还差什么；更新 `HANDOFF` 和记忆；提交代码；原始日志进 `data/reports/`。

A.6 对外口径

> 写进报告前核对：数字和 `RTL`/实测是否一致；口径（单点/端到端、逻辑/物理 `lane`）是否写清；有没有把计划写成已完成。