

# 博创科技      经典平台

## **CPLD 接口说明**

**2011-1-10**

经典平台上有两片 CPLD，第 1 片控制网卡、IDE 的逻辑、串口选择、CF 卡逻辑等。第 2 片控制音频和触摸屏选择、LED 矩阵和数码管等。对软件而言，两片 CPLD 可以看作同一外设，有的寄存器分开放在两片 CPLD 内的。

如无特别说明，S3C2440 核心板所对应的地址分配和 S3C2410 核心板完全相同。

一、网卡、IDE、复位等逻辑和原来经典平台一样，对软件透明，无需设置。

- 1、网卡 1 和网卡 2，对于 270 和 2410 核心板，都在 Bank2 上。当 nGCS2 为 0 时，A2 为 0 则选中网卡 1，A2 为 1 则选中网卡 2。对于每个网卡芯片，A1 为 0 访问 INDEX 端口，A1 为 1 访问 DATA 端口。

物理地址：

2410 核心板：	网卡 1：INDEX：0x1000 0000	DATA：0x1000 0002
	网卡 2：INDEX：0x1000 0004	DATA：0x1000 0006
270 核心板：	网卡 1：INDEX：0x0800 0000	DATA：0x0800 0002
	网卡 2：INDEX：0x0800 0004	DATA：0x0800 0006

- 2、IDE 接口和其他一些资源占用同一个 Bank，2410 核心板是 Bank1，270 核心板是 Bank4。当 A8 为 0 时选中 IDE 接口，A8 为 1 时选中其他资源，后面逐步说明。

物理地址范围：

2410 核心板：	IDE 接口：0x0800 0000---0x0800 00FF
	其他设备：0x0800 0100---0x0800 011E
270 核心板：	IDE 接口：0x1000 0000---0x1000 00FF
	其他设备：0x1000 0100---0x1000 011E

- 3、复位逻辑仅提供各复位电平之间的逻辑与关系。

二、CPLD 内部包括核心板选择寄存器，并据此对音频和触摸屏等资源进行选择，以及控制串口选择的寄存器，数码管和矩阵 LED 寄存器，还有 270 核心板下的 CF 卡相关寄存器。这些寄存器都和 IDE 接口共享同一个 Bank，2410 核心板是 Bank1，270 核心板是 Bank4。当访问所有 IDE 之外的资源（下列寄存器）时，必须保证 A8 为 1。另外，CPLD 的总线宽度是 8 位，内部寄存器均定义为 8 位，CPU 该 Bank 的总线宽度可定义为 16 位，读写忽略高 8 位，只取低 8 位有效。

- 1、核心板选择寄存器      默认值 0xAA      地址 A4A3A2A1=1100

此寄存器用于指定当前核心板类型，目前支持三种核心板 2410、2440 和 270。

选择 S3C2410 核心板： 0xAA

选择 S3C2440 核心板： 0xCC

选择 PXA270 核心板： 0x55

实际上，此寄存器低 4 位控制 CPLD1，就是 CF 插座附近的，高 4 位控制 CPLD2，音频电路附近的。读出值与写入值相同。

核心板选择寄存器将直接对音频和触摸屏电路进行切换，无需另外设置。

物理地址：

2410/2440 核心板：	0x0800 0118
270 核心板：	0x1000 0118

## 2、 串口 1、2 和 PWM 选择寄存器

默认值 0xC0      地址 A4A3A2A1=1010

位	7	6	5	4	3	2	1	0
定义	1	1	X	X	X	U2H	U2L	U1

Bit7 和 Bit6 必须写入 11，否则写入值无效，串口将不接任何外设。

X 读出为 0，写入无效；其余读出值与写入值相同。

### U2H:U2L 位 控制 UART2 外设选择

0 0    168Pin 扩展槽

0 1    RS485 总线

1 0    IrDA 红外

1 1    PWM DA   （仅对 270 核心板有效）

### U1 位 控制 UART1 外设选择

0    168Pin 扩展槽

1    RS232（DB9 插座）

当核心板选择寄存器为 2410 核心板时，PWM DA 输出是连接到 2410 核心板的 TOUT2 和 TOUT3 信号的；当为 270 核心板时，并且 U2H:U2L=11 时，PWM DA 输出是连接到 270 核心板的 UART2 上，此时 CPU 必须将 UART2 的 TXD 和 RXD 两个引脚配置为输出并为 PWM 定时器功能。当然，如果 U2H:U2L 为其他值时，270 核心板无法驱动 PWM DA，CPLD 输出为 0。

物理地址：

2410 核心板：0x0800 0114

270 核心板： 0x1000 0114

## 3、 GPIO 寄存器

CPLD 驱动 3 个 GPIO，其中 GPIO2 和 GPIO1 可做输入输出并可配置，引出到扩展槽；另 1 个 GPIO0 输出驱动 NumLock 发光管。

默认值 0x00      地址 A4A3A2A1=1011

位	7	6	5	4	3	2	1	0
定义	NL	X	DIR2	DIR1	OUT2	OUT1	IN2	IN1

Bit1 和 Bit0 只读，写入值无效；X 读出为 0，写入无效；其他读出值与写入值相同。

NL 位 控制 NumLock 发光管，CPLD 输出电平与该位值对应，写 0 亮，写 1 灭。

DIR2 和 DIR1 位分别设置 GPIO2 和 GPIO1 的方向，即输入或输出。当设置为输出时，OUT2 和 OUT1 位值和 CPLD 输出电平对应，写 0 低电平，写 1 高电平；当设置为输入时，IN2 和 IN1 位值和 GPIO 引脚的实际电平对应，软件可读回。

实际上 GPIO2 和 GPIO1 在 CPLD1 上，GPIO0 在 CPLD2 上。

物理地址：

2410 核心板：0x0800 0116

270 核心板： 0x1000 0116

4、数码管寄存器

CPLD 以静态方式驱动 2 个 7 段数码管，显示内容和寄存器值对应。

默认值 0xFF 熄灭      地址 A4A3A2A1=1000（十位）      1001（个位）

位	7	6	5	4	3	2	1	0
定义	DP	G	F	E	D	C	B	A

读出值与写入值相同。数码管各笔画位置以及数字符号的段码查其他文档。

物理地址：


2410 核心板：0x0800 0110—0x0800 0112

270 核心板： 0x1000 0110—0x1000 0112

5、点阵 LED 寄存器组

CPLD 以动态扫描方式驱动 8×8 点阵 LED，显示内容和寄存器组值对应。CPLD 内部包含在点阵 LED 上显示滚动效果的 UPTECH 字样的代码，此功能在系统复位后自动运行，在 CPU 首次写入点阵 LED 寄存器时停止，之后显示内容由缩写内容决定。

点阵 LED 寄存器组共 8 个字节寄存器，地址 A4A3A2A1=从 0000 到 0111，按地址递增顺序分别对应点阵 LED 模块从左到右的 8 个列。每个字节寄存器对应一列，字节寄存器内 8 个位对应该列的 8 个 LED，从 Bit0 到 Bit7 分别对应从上到下的 LED。



物理地址：

2410 核心板：0x0800 0100、0x0800 0102、0x0800 0104。。。。 0x0800 011E

270 核心板： 0x1000 0100、0x1000 0102、0x1000 0104。。。。 0x1000 011E

三、2410CF 卡寄存器

这个寄存器仅针对 2410 核心板，寄存器和原来 2410 经典板的一样，是从 2410-S 平台上的寄存器压缩过来的。

必须选择 2410 核心板后才能访问此寄存器。对于 2410 核心板，寄存器和 CF 卡共占 Bank5，A26=1 时访问寄存器，A26=0 时访问 CF 卡。

默认值 0x00 不加电不使能 地址 A26=1

位	7	6	5	4	3	2	1	0
读出	REG	MEM_IO	CD2	CD1	ENABLE	IREQ	SYSCHG	IOIS16
写入	REG	MEM_IO	RESET	X	ENABLE	PWREN	X	X

此寄存器读出值和写入值不全相同，有的位读出值含义与写入值不同。

其中 REG 位经过反相后输出到 CF 卡（REG 信号），RESET 位直接输出到 CF 卡（卡复位信号），MEM\_IO 位是内部信号，用于指定访问对象是 Memory 空间还是 IO 空间。ENABLE 位是使能 CF 卡总线的信号，PWREN 是开关 CF 卡电源的信号。

物理地址：2410 核心板：寄存器：0x2c00 0000

CF 卡：0x2800 0000—0x2bff ffff

#### 四、270CF 卡寄存器组

270CF 卡寄存器组包括中断标识寄存器、中断掩码寄存器、CF 卡控制寄存器，这 3 个寄存器和第二节描述的寄存器相同，也是与 IDE 设备在同一个 Bank，270 核心板是 Bank4，访问时 A8 必须为 1。必须选择 270 核心板后才能访问这些寄存器。

实际上 CF 卡的片选线，对 2410 核心板是 nGCS5，对 270 核心板的则是 nCS3（nPSKTSEL）。

##### 1、270CF 卡中断标识寄存器

默认值 0x00 地址 A4A3A2A1=1101

位	7	6	5	4	3	2	1	0
定义	X	X	X	X	X	CF_IRQ	SYSCHG	CF_CD

X 读出为 0，写入无效；其他读出值与写入值相同。

物理地址：

2410 核心板：0x0800 011a

270 核心板：0x1000 011a

##### 2、270CF 卡中断掩码寄存器

默认值 0x00 地址 A4A3A2A1=1110

位	7	6	5	4	3	2	1	0
定义	X	X	X	X	X	CF_IRQ	SYSCHG	CF_CD

X 读出为 0，写入无效；其他读出值与写入值相同。

物理地址：

2410 核心板：0x0800 011c

270 核心板：0x1000 011c

270CF 卡的中断处理基本上保持了原来 PXA270-S 平台上 FPGA 内的逻辑功能，只是将寄存器压缩到 8 位，涉及 CF 的中断位定义如上表。

CF\_IRQ 是来自 CF 卡的中断信号，SYSCHG 是来自 CF 卡的状态改变信号，CF\_CD 是插拔卡检测信号。当 CF 卡产生 IRQ 或 SYSCHG 有效电平时，中断标识寄存器相应位置 1；当插或拔 CF 卡时，CPLD 内有去抖动逻辑，检测到插座开关变化后会中断标识寄存器的 CF\_CD 位置 1。如果中断标识寄存器的某位置 1，并且中断掩码寄存器的对应位为 1 则会向

CPU 产生中断请求信号，可通过清零中断掩码寄存器相应位来屏蔽中断。当产生中断后，软件需要读取中断标识寄存器的值来判断具体中断源，对于 CF\_IRQ 和 SYSCHG 两个中断源来说，软件必须先对 CF 卡操作以清除其中断请求状态，然后写中断标识寄存器清除相应标志位。CF\_CD 检测电路产生的是脉冲信号，所以软件响应中断完毕后只需写中断标识寄存器清除相应标志位。当有多个标志位置位时，软件在写中断标识寄存器清除某标志位时会产生新的中断请求，使得 CPU 可以再次响应中断。软件可以按查询标志位顺序定义优先级。

对于 PXA270 核心板来说，CPLD 产生的 CF 卡总中断请求信号连接到 PXA270 处理器的 GPIO99 上。软件响应中断时要处理好 GPIO 中断清除、CPLD 内寄存器标志位清零、原始中断源清除等关系。

3、270CF 卡控制寄存器

默认值 0x00      地址 A4A3A2A1=1111

位	7	6	5	4	3	2	1	0
定义	X	X	PowerOn	Enable	Reset	CF_IRQ	SYSCHG	CF_CD

第 2 到 0 位只读，写入无效。X 读出为 0，写入无效；其他读出值与写入值相同。

物理地址：

2410 核心板： 0x0800 011e

270 核心板： 0x1000 011e

这里的 3 个控制信号，和 PXA270-S 平台略有不同。电源控制 PowerOn 和使能信号 Enable 分开了，可同时写 1 以打开电源并使能接口逻辑。CF 卡复位信号 Reset 位直接连到插座。

2410 和 270 的 CF 卡逻辑不尽相同，尤其是 270 处理器本来就包含了 PCCARD 接口的若干主要信号。当选择 2410 或 270 核心板时，CF 卡接口将自动连接到相应的逻辑。同时根据各自的使能信号进行三态控制。