

국 문 요 약

2D 전기열 모델링을 통한 CFET 소자의 방열 구조 설계

반도체 공정이 3nm 이하로 미세화되면서 N형 FET를 P형 FET 위에 수직 적층한 CFET(Complementary FET) 구조가 도입되었으나[1], 수직 집적으로 인해 자가발열(self-heating effect)이 심각해진다. 본 논문은 이러한 자가발열을 낮추는 방열 구조를 설계하여 제시하며, 이를 위한 수단으로 발열을 빠르고 정확하게 평가하는 2D 전기열(electrothermal) 해석 프레임워크를 구축·검증하여 활용하였다.

제안한 x-z 단면 모델은 정상상태 비선형 열전도 방정식을 유한차분법으로 이산화하고 SOR(successive over-relaxation)로 풀이하며, 온도 의존 열전도도와 채널/산화막 계면의 열경계저항(TBR), 상·하부 면의 Robin 경계조건 및 측면 단열 조건을 함께 반영한다. nanosheet 폭(y) 방향의 열손실은 phonon-boundary lumped 항으로 흡수하여 빠른 해석 속도를 확보하였다.

구축된 시뮬레이터는 Pan et al.(2023)의 3D TCAD 결과에 대해 W-baseline PFET의 열저항과 on-current를 $\pm 2\%$ 이내로 재현하도록 calibration 되었으며, drain extension 길이에 대한 열저항 추세 또한 기존 TCAD와 동일한 단조 증가 경향을 보였다. 검증된 프레임워크로 6개 in-plane 기하 변수와 4종 배선 금속을 탐색하여 방열 구조(All-Best)를 도출한 결과, W-baseline 대비 PFET 열저항 약 43% 저감, 최대 온도 상승 약 101 K 감소를 확인하였다. 본 연구는 검증된 2D 전기열 모델링을 수단으로 적층형 CFET의 방열 구조를 실제로 설계하고 그 성능 개선을 정량적으로 입증하였다.

핵심어: 2D 전기열 모델링, 유한차분법, SOR 수치해석, 열경계저항(TBR),

CFET, 방열 구조

Abstract

Heat-Dissipating CFET Structure Design through 2D Electrothermal Modeling

Youn, Hyerin

Department of Electronics and Communications Engineering

College of Electronics and Information Engineering

Kwangwoon University

As semiconductor technology scales below 3 nm, the complementary field-effect transistor (CFET), in which an N-type FET is stacked above a P-type FET, has been introduced. However, its dense vertical integration severely aggravates the self-heating effect (SHE). This thesis presents the design of a heat-dissipating structure that mitigates such self-heating in stacked CFETs. To this end, a MATLAB-based two-dimensional (2D) electrothermal analysis framework is built and validated as a tool for rapidly and accurately evaluating the thermal behavior of candidate structures.

The proposed x-z cross-sectional model discretizes the steady-state nonlinear heat-conduction equation with the finite-difference method (FDM) and solves it via successive over-relaxation (SOR). It incorporates temperature-dependent thermal conductivity, a thermal boundary resistance (TBR) at channel/oxide interfaces, Robin boundary conditions at the top and bottom surfaces, and adiabatic conditions on the side walls. The heat loss along the nanosheet-width (y) direction is absorbed into a lumped phonon-boundary term, yielding fast evaluation compared with full 3D TCAD.

Calibrated against the 3D TCAD reference of Pan et al. (2023), the simulator reproduces the W-baseline PFET thermal resistance and on-current within $\pm 2\%$, and the thermal-resistance trend versus drain-extension length follows the same monotonic increase as the reference TCAD. Using the validated framework, a sweep over six in-plane geometric parameters and four routing metals yields an All-Best heat-dissipating structure that lowers the PFET thermal resistance by about 43% and reduces the maximum temperature rise by about 101 K relative to the W-baseline. Using a reliable 2D electrothermal model as a tool, this work designs an actual heat-dissipating structure for stacked CFETs and quantitatively demonstrates its performance improvement.

Keywords: 2D Electrothermal Modeling, Finite-Difference Method, SOR, Calibration, Thermal Boundary Resistance, CFET, Heat Dissipation

목 차

제1장 서론	1
1.1 배경 (Background).....	1
1.2 문제 기술 (Problem Statement).....	2
1.3 관련 연구 및 기술 (Related Works).....	3
1.3.1 CFET 구조와 자가발열	4
1.3.2 BTR-BDTS (Buried Thermal Rail) 기술	5
1.3.3 2D 전열 해석과 phonon-boundary lumped 모델.....	7
1.3.4 온도 의존 열전도도 및 열경계저항(TBR) 모델.....	8
1.3.5 유한차분법(FDM)과 SOR 수치해석	8
1.4 논문의 구성 (Structure of Manuscript)	9
제2장 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템 (Proposed Solution).....	10
2.1 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템.....	10
2.1.1 시스템의 사양	10
2.1.2 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템의 구성 안	11
2.1.2.1 1안 — 작업 절차 순서도	11
2.1.2.2 2안 — 구성요소 나열형	13
2.1.2.3 3안 — 소자 물리 단면도형	14
2.1.2.4 4안 — 기능 블록도형	15
2.2 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템의 구성 (최종	

선택안).....	17
제3장 구성요소 2D 전기열 모델링 프레임워크에 대한 제안하는 방법/구조/해결책 (Proposed Solution).....	19
3.1 2D 도메인 및 지배방정식 모델링 시스템	19
3.1.1 2D 도메인 및 지배방정식 모델링 시스템의 사양	19
3.1.2 2D 도메인 및 지배방정식 모델링 시스템의 구성 (최종 선택안).....	21
3.2 온도 의존 열적 물성 및 TBR 모델링 시스템	23
3.2.1 온도 의존 열적 물성 및 TBR 모델링 시스템의 사양	23
3.2.2 온도 의존 열적 물성 및 TBR 모델링 시스템의 구성 (최종 선택안).....	24
3.3 경계조건 모델링 시스템	26
3.3.1 경계조건 모델링 시스템의 사양	26
3.3.2 경계조건 모델링 시스템의 구성 (최종 선택안).....	26
3.4 유한차분 수치해석(FDM·SOR) 시스템.....	27
3.4.1 유한차분 수치해석 시스템의 사양	27
3.4.2 유한차분 수치해석 시스템의 구성 (최종 선택안).....	28
3.5 Pan et al. calibration 검증 시스템	28
3.5.1 calibration 검증 시스템의 사양	29
3.5.2 calibration 검증 시스템의 구성 (최종 선택안)	29
제4장 시험 또는 성능 평가 (Test or Performance Evaluation).....	32
4.1 시뮬레이션 환경	32
4.2 시뮬레이션 조건	33
4.3 시뮬레이션 결과	34
4.4 시뮬레이션 결과 분석	40

4.5 설계 사양 충족도	41
제5장 결론	43
5.1 요약	43
5.2 향후 과제	44
참고문헌	46

그림 목차

[그림 1] CFET의 수직 적층 구조와 자가발열 경로.....	4
[그림 2] BTR-BDTS 구조의 열 전달 경로 개념	6
[그림 3] 시스템 설계도 1안 (작업 절차 순서도).....	12
[그림 4] 시스템 설계도 2안 (구성요소 나열형).....	13
[그림 5] 시스템 설계도 3안 (소자 물리 단면도형).....	14
[그림 6] 시스템 설계도 4안 (기능 블록도형).....	15
[그림 7] 발열이 적은 CFET 트랜지스터의 최종 설계도 (소재별 단면 구조).....	17
[그림 8] 2D x-z 단면 해석 도메인과 재료 맵.....	21
[그림 9] Pan et al. 3D TCAD 대비 절대값 검증 (Rth, Ion).....	31
[그림 10] 2D 전기열 시뮬레이션 구성 및 흐름 요약도.....	32
[그림 11] Lext에 따른 열저항 추세 검증 (Pan TCAD vs This Work).....	35
[그림 12] 배선 금속(W/Co/Ru/Mo)에 따른 ΔT , Rth, Ion/Ioff 비교.....	36
[그림 13] 6개 in-plane 기하 변수에 대한 파라미터 sweep	37
[그림 14] 열 분포 히트맵: W-baseline 대 All-Best 구조.....	38
[그림 15] 설계 사양 대비 결과 (PFET 기준)	39

표 목차

[표 1] 발열이 적은 CFET 트랜지스터의 설계 사양.....	10
[표 2] 1안의 장단점	13
[표 3] 2안의 장단점	14
[표 4] 3안의 장단점	15
[표 5] 4안의 장단점	16
[표 6] 최종 선택안의 장단점	18
[표 7] 2D 도메인 및 지배방정식 모델링 시스템의 사양.....	20
[표 8] 온도 의존 열적 물성 및 TBR 모델링 시스템의 사양.....	23
[표 9] 재료별 열적 물성 파라미터	24
[표 10] 경계조건 모델링 시스템의 사양	26
[표 11] 유한차분 수치해석 시스템의 사양	27
[표 12] 수치 해석 운영 조건	28
[표 13] Pan et al. calibration 검증 시스템의 사양.....	29
[표 14] 구조 파라미터의 nominal 값과 sweep 범위	33
[표 15] 전기 특성 및 calibration 파라미터	34
[표 16] 4종 금속의 baseline 성능 비교 (PFET 기준).....	37
[표 17] 2D 전기열 모델링 프레임워크 및 방열 구조의 설계 사양 충족도.....	41

제 1 장 서론

1.1 배경 (Background)

반도체 공정 기술이 3nm 이하의 초미세 영역으로 진입하면서, 트랜지스터의 미세화는 평면적 축소만으로는 한계에 직면하였다. 채널을 게이트가 사방에서 감싸는 나노시트(nanosheet) 기반 GAA(Gate-All-Around) 구조가 도입되어 단채널 효과(Short Channel Effect)를 억제하고 게이트 제어력을 확보하였으나, 표준 셀(standard cell)의 높이를 결정하는 N형·P형 소자 사이의 평면 간격은 여전히 미세화의 병목으로 남아 있었다. 이를 근본적으로 해소하기 위해, N형과 P형 트랜지스터를 평면이 아니라 수직으로 적층하는 CFET(Complementary FET) 구조가 차세대 소자로 주목받고 있다. CFET은 두 소자의 분리를 수직 방향으로 옮김으로써 동일 면적에 두 개의 트랜지스터를 쌓아 올려 집적 밀도를 획기적으로 끌어올릴 수 있다.

그러나 이러한 수직 적층 구조는 열적 측면에서 새로운 문제를 야기한다. 상부 소자(NFET)에서 발생한 열이 하부 소자(PFET)와 기판으로 빠져나가는 경로가 중간 절연층과 적층 구조에 의해 크게 제한되며, 두 소자가 좁은 공간에 밀집함에 따라 소자 간 열적 간섭(thermal crosstalk)까지 더해진다. 그 결과 소자 내부 온도가 누적적으로 상승하는 자가발열(self-heating effect, SHE)이 평면 소자보다 훨씬 심각하게 나타난다.

자가발열에 의한 내부 온도 상승은 단순한 발열에 그치지 않는다. 격자 온도가 오르면 캐리어 이동도(mobility)가 감소하여 구동 전류(Ion)가 줄어들고, subthreshold swing이 증가하여 누설 전류(Ioff)가 늘어나며, 문턱전압이 이동(Vth shift)한다. 이는

곧 소자의 전기적 성능 저하로 직결되고, 나아가 BTI(bias temperature instability)와 같은 신뢰성 열화를 가속한다. 따라서 CFET을 실제 설계에 활용하려면, 설계 단계에서부터 내부 발열 분포와 열저항을 정량적으로 예측하고 이를 낮추는 구조를 찾는 일이 필수적이다.

본 연구의 목표는 CFET의 자가발열을 실질적으로 낮추는 방열 구조를 설계하여 제시하는 것이다. 이를 위해 신뢰성을 유지하면서도 수많은 다양한 소재 후보군을 빠르게 비교해 볼 수 있는 2D 전기열(electrothermal) 해석 프레임워크를 수단으로 구축하고, 이를 활용해 방열에 가장 유리한 구조(All-Best)를 도출한다.

1.2 문제 기술 (Problem Statement)

CFET의 자가발열을 낮추는 방열 구조를 설계 단계에서 도출하려면, 수많은 구조 후보의 발열을 빠르고 신뢰성 있게 비교·평가할 수 있어야 한다. 이를 위한 해석 수단은 다음 세 가지 제약을 동시에 만족해야 하며, 본 연구가 해결하고자 하는 문제는 이 세 제약을 충족하는 평가 수단의 부재로 인해 방열 구조 탐색이 어렵다는 데 있다.

첫째, 해석 속도와 물리적 충실성을 동시에 확보해야 한다. full 3D TCAD는 적층 구조의 발열을 정밀하게 반영하지만, 한 조건의 해석에도 상당한 시간이 소요되어 수십 개의 기하 변수·재료 조합을 폭넓게 탐색하기에는 비효율적이다. 반대로 단순한 1차원 열저항 모델은 빠르지만, CFET 특유의 2차원적 발열 집중과 적층 방향 열 흐름을 담아내지 못한다. 따라서 채널 길이 방향과 적층 방향의 2차원 발열 거동은 직접 풀이하되, 해석 비용은 충분히 낮춘 절충적 모델이 요구된다.

둘째, 그 결과가 설계 의사결정의 근거가 될 만큼 신뢰할 수 있어야 한다. 3차원 구조를 2차원 단면으로 축약하는 순간, 누락되는 폭(y) 방향 열 흐름을 어떤 형태로든


보정해야 하며 이는 본질적으로 근사를 수반한다. 그러므로 공인된 3D TCAD 결과에 대한 정량적 calibration과, 변수 변화에 따른 추세(trend) 정합 검증이 반드시 동반되어야 한다. 단일 조건에서 우연히 값이 맞는 것이 아니라, 구조 변수를 바꾸어도 일관되게 옳은 경향을 재현해야 비로소 그 모델을 설계 탐색에 신뢰하고 사용할 수 있다.

셋째, 발열과 전기적 성능이 결합된(electrothermal coupling) 거동을 일관되게 다룰 수 있어야 한다. 자가발열에서 온도 상승은 단순히 열적 결과로 끝나지 않고, 이동도 저하를 통해 on-current를 떨어뜨리고 subthreshold swing 변화를 통해 off-current를 끌어올린다. 이렇게 변화한 전기적 동작은 다시 발열량을 바꾸므로, 열 해석 모듈과 전기 특성 모듈이 분리된 채로는 실제 거동을 재현할 수 없다. 따라서 열 해석으로 얻은 최고온도가 전류 모델로 환류되어 on/off 전류와 열저항이 일관되게 산출되는 결합 구조가 필요하다.

본 논문에서는 이러한 세 제약을 극복하기 위해, 나노시트 폭(y) 방향의 열손실을 phonon-boundary lumped 항으로 흡수한 x-z 단면 2D 전기열 모델을 정식화하였다. 이 모델은 정상상태 비선형 열전도 방정식을 유한차분법(FDM)으로 이산화하고 SOR(successive over-relaxation)로 풀이하며, 온도 의존 열전도도와 열경계저항(TBR), Robin·Neumann 경계조건을 함께 반영한다. 나아가 Pan et al.[2]의 3D TCAD 결과에 대해 PFET 기준 열저항과 on-current를 $\pm 2\%$ 이내로 정합시켜 신뢰성을 확보하였으며, 이렇게 검증된 도구를 활용하여 방열에 유리한 구조(All-Best)를 설계·도출하였다.

1.3 관련 연구 및 기술 (Related Works)

1.3.1 CFET 구조와 자가발열




[그림 1] (a) Three-dimensional view of the CFET; (b) CFET cross-sectional view through the channel; (c) schematic of structural parameters of CFET in cross-sectional view. (Pan et al.[2])

[그림 1]은 CFET의 수직 적층 구조와 단면도를 나타낸 것이다. CFET은 하나의 게이트 스택을 공유하면서 하부에 PFET, 상부에 NFET를 적층한 구조로, 두 소자가 채널과 소스/드레인을 수직으로 겹쳐 배치한다. 두 소자 사이에는 중간 절연층(MDI, Middle Dielectric Insulator)이 위치하여 PFET과 NFET을 전기적으로 분리하며, 게이트 절연막은 채널 쪽의 얇은 SiO_2 와 그 위의 HfO_2 두 층으로 구성된다.

동작 시 발열은 채널 전체에 고르게 일어나지 않고, 전류 밀도가 가장 큰 채널-드레인 접합부의 고전계 영역에 집중된다. 이 영역에서 줄(Joule) 발열에 의한 hot spot이 형성되며, 발생한 열은 인접한 절연막과 스페이서, 그리고 적층 구조를 통해 외부로 빠져나가야 한다. 그러나 열전도율이 낮은 게이트 절연막과 스페이서가 채널을 사방에서 감싸고 있어, 열이 빠져나갈 경로 자체가 구조적으로 제약된다.

특히 상부 NFET에서 발생한 열은 하부 PFET와 기판으로 흐르는 경로가 중간 절연층과 적층 구조에 의해 가로막혀 내부 온도가 누적적으로 상승한다. 그 결과 하부 PFET 채널은 자체 발열에 더해 상부 NFET에서 전달된 열까지 받아 소자 내에서 가장 높은 온도에 노출된다. 본 연구가 NFET이 아닌 PFET을 기준으로 열저항을 정의하고 검증하는 것은 이처럼 PFET이 소자 내에서 가장 가혹한 열 조건에 놓이기 때문이며, 그래야 설계의 안전 여유를 확보할 수 있다. 이러한 적층형 소자의 자가발열을 2차원 단면에서 해석하는 접근은 GAAFET을 대상으로 한 선행 연구[3]에서도 사용된 바 있다.

1.3.2 BTR-BDTS (Buried Thermal Rail) 기술



[그림 2] Power delivery structures based on the BTR process: (a) BTR-TDTS, (b) BTR-BDBS, and (c) BTR-BDTS.(Pan et al.[2])

[그림 2] (c)는 본 연구의 기준 구조인 BTR-BDTS(Buried Thermal Rail with Bottom-VDD / Top-VSS) 구조로 전원 선의 배치와 매립 레일만 추가되었을 뿐, 트랜지스터의 기본 동작 원리는 일반 CFET과 동일하다.

[그림2] (a)는 전통적인 CFET으로 전원(VDD)과 접지(VSS)를 모두 소자 윗면에서 공급한다. 하지만, 트랜지스터 미세화로 전면 배선 공간이 부족해지면서 Pan et al.[2]은 전원 공급 방향을 바꾼 BDTS 방식을 제안하였다. BDTS는 VDD를 웨이퍼 뒷면의 BPR(Buried Power Rail)을 통해, VSS를 윗면을 통해 공급함으로써 전면 신호 배선의 여유를 확보한다.

BTR(Buried Thermal Rail)은 이 BPR 기술 위에 더해진 별도의 매립 배선으로, 발열이 집중되는 드레인 측에서 기판 방향으로 향하는 저열저항 경로를 추가한다. 즉 BTR은 전기적 기능이 아니라 오로지 방열을 목적으로 하는 열 전용 레일로서, hot spot에서 기판까지의 열저항을 낮추어 열을 단축 경로로 빼낸다. Pan et al.은 BTR 적용만으로 traditional-CFET 대비 PFET 열저항을 약 9% 낮출 수 있음을 보였다.

본 연구는 이 BTR-BDTS 구조를 2D x-z 단면으로 재구성하여 해석 대상으로 삼았다. BTR과 BPR을 구성하는 금속의 열전도도와 그 기하 형상이 방열 효율을 직접 좌우하므로, 이들은 이후 배선 금속 비교(제4.3절)와 구조 변수 sweep의 핵심 대상이 된다.

1.3.3 2D 전열 해석과 phonon-boundary lumped 모델

3차원 구조의 열전달을 x-z 단면으로 축약하면 나노시트 폭(y) 방향으로 빠져나가는 열손실이 그대로 누락된다. 이 손실을 무시하면 발열이 과대평가되므로, 폭 방향 열 흐름을 단면 모델 안으로 흡수하는 보정 항이 필요하다.

본 연구는 Cheng et al.[4]이 FinFET에 제안한 특성 열길이(characteristic thermal length, λ) 기반 모델을 y 방향에 적용하여, 이 폭 방향 손실을 lumped reaction 항으로 흡수한다. 1차원 slab의 기본 Dirichlet eigenmode를 채택하면 이 항은 채널 열전도도와 나노시트 폭의 함수로 정리되며, 단 하나의 무차원 calibration 계수 η 로 그 크기가 보정된다. 즉 3차원 효과를 2차원 방정식의 한 항으로 응축함으로써, 해석 차원을 낮추면서도 폭 방향 방열 효과를 잃지 않았다.

이러한 처리가 물리적으로 타당한 이유는 소자의 치수에 있다. 본 연구에서 사용한 나노시트 폭 25 nm는 상온 실리콘의 phonon mean free path(약 40 nm)[5]와 동일한 차수로, 경계 산란이 열전도를 지배하는 Casimir limit 영역에 위치한다. 이 영역에서

는 폭 방향 열 흐름이 경계 산란에 의해 결정되므로, 경계 산란을 lumped 항으로 모델링하는 본 방식과 물리적으로 정합한다.

1.3.4 온도 의존 열전도도 및 열경계저항(TBR) 모델

재료의 열전도도는 일정한 상수가 아니라 온도에 따라 변하므로, 온도 상승 폭이 큰 자가발열 해석에서는 이를 반드시 고려해야 한다. 상온 기준 열전도도를 그대로 사용하면 고온 영역에서 열전도도를 과대평가하게 되어, hot spot의 온도가 실제보다 낮게 계산되는 오류가 발생한다.

본 연구는 phonon scattering을 반영한 power-law 모델[6]을 채택하여, 각 재료의 열전도도가 온도가 높아질수록 감소하도록 모델링한다. 이때 power-law 지수 α 는 재료마다 다르며, 실리콘 채널·기관과 같이 phonon 산란이 지배적인 재료에서 그 값이 크다. 반면 금속이나 절연막은 온도 의존성이 약하여 α 를 0에 가깝게 둔다.

또한 서로 다른 재료가 맞닿는 계면, 특히 채널·소스/드레인과 게이트 산화막의 계면에서는 phonon 산란에 의한 열경계저항(thermal boundary resistance, TBR)이 발생한다[7]. 본 연구는 이 TBR을 해당 경계 셀의 유효 열전도도를 보정하는 방식으로 반영하며, solver 내부에서는 이종 재료 간 셀 열전도도를 조화평균(harmonic mean)으로 평균화하여 열유속(flux)의 연속성을 보장한다. 이러한 물성·계면 모델링은 단순 균일 열전도 가정에 비해 발열 분포와 열저항을 현실에 훨씬 가깝게 재현한다.

1.3.5 유한차분법(FDM)과 SOR 수치해석

정상상태 비선형 열전도 방정식은 1 nm 균일 격자 위에서 유한차분법(FDM)으로 이산화되어, 각 격자점의 온도가 인접 셀들과의 열전도 관계로 연결된 대규모 희소 선형계로 변환된다. 이 선형계는 직접 역행렬을 구하는 대신, 완화계수 ω 를 적용해

수렴을 가속하는 SOR(successive over-relaxation) 반복 기법으로 풀이한다.

문제의 핵심 난점은 열전도도 $k(T)$ 가 온도에 의존하는 비선형성에 있다. 본 연구는 이를 이중 루프 구조로 분리하여 처리한다. 바깥쪽 outer iteration에서는 현재 온도장으로 열전도도를 갱신하고, 안쪽 inner loop에서는 그 고정된 열전도도장에서 SOR로 온도를 수렴시킨다. inner loop는 한 sweep 내 최대 온도 변화가 허용오차 이하일 때, outer loop는 최고온도의 변화가 허용오차 이하로 안정될 때 종료된다.

이러한 분리 구조는 비선형 전열 문제를 발산 없이 안정적으로, 그리고 빠르게 수렴시키는 핵심 요소이다. 비선형성을 매 반복마다 동시에 풀려 하면 수렴이 불안정해지기 쉬우나, 선형 풀이와 비선형 갱신을 계층적으로 나눔으로써 각 단계의 수렴 거동을 명확히 통제할 수 있다.

1.4 논문의 구성 (Structure of Manuscript)

본 논문의 구성은 다음과 같다. 제2장에서는 팀 설계목표인 ‘발열이 적은 CFET 트랜지스터’를 위한 2D 전기열 해석 시스템의 설계 사양과 최종 선택한 시스템 구성을 기술한다. 제3장에서는 본 저자가 담당한 2D 전기열 모델링 프레임워크를, 2D 도메인 및 지배방정식, 온도 의존 열물성·TBR, 경계조건, 유한차분 수치해석, 그리고 Pan et al. calibration 검증의 다섯 시스템으로 나누어 사양과 구성을 제안한다. 제4장에서는 이 도구로 도출한 방열 구조(All-Best)의 성능을 중심으로, MATLAB 시뮬레이터의 환경·조건·결과를 제시하고 방열 개선 결과와 설계 사양 충족도를 평가하며, 그 전제가 되는 해석 정확도를 함께 검증한다. 제5장에서는 연구 내용을 요약하고 향후 과제를 제시한다.

제 2 장 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템 (Proposed Solution)

2.1 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템

2.1.1 시스템의 사양

팀 설계목표인 ‘발열이 적은 CFET 트랜지스터’는 기존 트랜지스터와 동등한 전기적 성능을 유지하면서 내부 온도와 열저항을 낮추는 것을 목표로 한다. 이를 위해 기존 구조인 W-baseline의 PFET 성능을 기준선으로 삼아, 모든 사양을 2D 전기열 시뮬레이터의 출력값(R_{th} , ΔT , I_{on}/I_{off})으로 직접 검증할 수 있는 형태로 설정하였다. 그 내용은 [표 1]과 같다.

[표 1] 발열이 적은 CFET 트랜지스터의 설계 사양

요구사항	사양	비고
필수 1: 동일 성능 유지	$I_{on}/I_{off} \geq 2.6 \times 10^2$ (PFET 기준)	전기 성능 유지
필수 2: 내부 온도 저감	$R_{th} \leq 2.07 \times 10^6$ K/W (PFET 기준) $\Delta T \leq 269.5$ K (PFET 기준)	자가발열 억제
선택 1: 공정 호환	적용 공정 = 3nm	기존 공정 호환


[표 1]은 본 설계목표가 충족시켜야 할 사양이다. 필수 요구사항 1은 방열을 개선하더라도 전기 성능이 저하되어서는 안 된다는 조건으로, 최적화 구조의 PFET I_{on}/I_{off} ratio가 기준선 이상을 유지하도록 규정한다. 필수 요구사항 2는 자가발열 억

제의 핵심 지표로서, PFET의 열저항 R_{th} 와 최대 온도 상승 ΔT 가 W-baseline 값 이하가 되도록 요구한다. 선택 요구사항 1은 이러한 발열 제어 방식이 기존 3nm 공정과 호환되어 추가적인 공정 부담 없이 적용될 수 있어야 한다는 조건이다. 이 세 사양은 모두 시뮬레이터가 산출하는 정량 값으로 평가되므로, 설계 결과의 충족 여부를 객관적으로 판정할 수 있다.

2.1.2 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템의 구성 안

본 절에서는 제2.1.1절에서 정의한 사양을 만족하는 시스템 설계도를 도출하기 위해, 초안에서 출발하여 단계적으로 발전시킨 네 개의 구성 안을 제시한다. 각 안은 1안을 제외하고 앞 안의 한계를 다음 안이 보완하는 방식으로 정립하였다. 각 안의 장단점을 비교한 뒤, 제2.2절에서 최종 선택안을 확정한다.

2.1.2.1 1 안 — 작업 절차 순서도




[그림 3] 시스템 설계도 1안

1안은 시뮬레이션을 수행하는 일련의 작업 절차, 즉 파라미터를 입력하고 해석을 실행하여 결과를 확인하는 과정을 순서도 형태로 나열한 것이다. 작업자가 어떤 순서로 시뮬레이션을 진행하는지를 직관적으로 보여준다는 점에서 출발점으로서 의미가 있었다.

[표 2] 1안의 장단점

구분	내용
장점	시뮬레이션 수행 과정을 시간 순서대로 나열하여, 작업 흐름을 처음 접하는 사람도 전체 절차를 쉽게 따라갈 수 있다.
단점	‘무엇을 설계하는가’를 보여주는 시스템 설계도가 아니라 ‘어떻게 작업하는가’를 보여주는 업무 절차도에 가깝다. 시스템을 구성하는 요소와 그들 사이의 입출력 관계가 전혀 드러나지 않아, 설계도로서의 요건을 충족하지 못한다.

2.1.2.2 2 안 — 구성요소 나열형



[그림 4] 시스템 설계도 2안


2안은 1안의 한계를 의식하여, 시스템을 이루는 구성요소들을 흐름도 위에 명시

적으로 나열하였다. 단순한 작업 순서가 아니라 ‘어떤 요소들이 시스템을 구성하는가’를 드러내려 한 시도이다.

[표 3] 2안의 장단점

구분	내용
장점	시스템을 구성하는 요소들을 한눈에 파악할 수 있어, 1안에 비해 설계 대상의 범위가 명확해졌다.
단점	구성요소를 나열하는 데 그쳐, 각 요소가 어떤 입력을 받아 어떤 출력을 내며 서로 어떻게 연결되는지가 드러나지 않는다. 요소 간 관계와 데이터 흐름의 방향성이 없어, 나열된 항목들이 하나의 통합된 시스템으로 읽히지 않는다.

2.1.2.3 3안 — 소자 물리 단면도형



[그림 5] 시스템 설계도 3안 (소자 물리 단면도형)


3안은 관점을 바꾸어, 해석 대상인 CFET의 물리적 단면 구조 자체를 도시하였다.

상부 NFET과 하부 PFET의 배치, VSS·GND·VDD 전극의 위치, 게이트 길이(Lg)와 드레인 확장 길이(Lext) 등 주요 치수를 단면 위에 함께 표기하여, 해석이 다루는 구조를 구체적으로 보여준다.

[표 4] 3안의 장단점

구분	내용
장점	해석 대상이 되는 소자의 물리적 구조와 주요 치수가 명확하게 드러나, 무엇을 해석하는지가 구체화되었다.
단점	이는 ‘해석의 대상이 되는 구조’일 뿐 설계도가 보여야 할 구성과는 층위가 다르다.

2.1.2.4 4 안 — 기능 블록도형



[그림 6] 시스템 설계도 4안

4안은 해석 시스템을 기능 블록 단위로 구성하였다. 조정 가능한 파라미터를 다루는 Parameter Adjustment 블록과, 그 파라미터로 방열을 개선하는 Structure


Optimization 블록으로 나누고, 전자에는 게이트 길이·산화막 두께·나노시트 폭 등 조정 대상을, 후자에는 hot spot 분산·방열 경로 확보 등 최적화 목표를 명시하였다.

[표 5] 4안의 장단점

구분	내용
장점	‘무엇을 조정하여 무엇을 달성하는가’라는 시스템의 기능적 구성요소가 비로소 드러나, 설계도로서의 요건에 가까워졌다.
단점	각 블록이 어떤 입력을 받아 어떤 출력을 내는지, 즉 데이터가 어느 방향으로 흐르는지가 구분되지 않는다. 블록 간 연결 관계와 처리 순서가 모호하여, 실행 가능한 처리 흐름으로 읽히지 않는다.

네 개의 안을 비교한 결과, 각 안은 작업 절차(1안)→구성요소(2안)→물리 구조(3안)→기능 블록(4안)으로 표현 관점을 발전시켜 왔으나, 어느 하나도 ‘해석 시스템의 데이터 흐름’과 ‘트랜지스터의 물리적 구조’를 동시에 담아내지는 못하였다. 이 두 측면을 통합하는 것이 최종안의 과제이며, 그 결과를 제2.2절에서 최종 선택안으로 제시한다.

2.2 발열이 적은 CFET 트랜지스터를 위한 2D 전기열 해석 시스템의 구성 (최종 선택안)



[그림 7] 발열이 적은 CFET 트랜지스터의 최종 설계도 (소재별 단면 구조)

[그림 7]는 본 설계목표인 발열이 적은 CFET 트랜지스터의 최종 설계도로, 시뮬레이터가 실제로 생성하고 해석하는 CFET의 x-z 단면 구조를 소재별 색상으로 시각화한 것이다. 기판(Sub) 위에 BPR과 BTR, 하부 PFET, 중간 절연층(MDI), 상부 NFET,

그리고 최상부 contact이 순서대로 적층되어 있으며, 게이트 금속·HfO₂·SiO₂·SiN spacer 등 각 재료가 고유한 색으로 구분된다.

이 구조도는 두 가지 점에서 본 연구의 기반이 된다. 첫째, CFET의 물리적 구성을 직관적으로 보여주는 동시에, 그 단면 자체가 곧 해석 도메인이 되어 이후 모든 변수 sweep과 열 분포 시각화의 일관된 기반을 제공한다. 설계 대상과 해석 대상이 하나의 그림으로 일치하므로, 제3장의 모델링과 제4장의 결과가 모두 이 단면 위에서 전개될 수 있다. 둘째, 소재별 색상 구분을 통해 어느 재료가 어디에 위치하는지가 명확하여, 방열 경로와 hot spot의 위치를 구조와 직접 연결지어 해석할 수 있다.

[표 6] 최종 선택안의 장단점

장점	단점
직관적으로 구조를 확인 가능 소재별 색상으로 구분하여 시각화 해석 도메인과 설계도가 일치	(특기할 단점 없음)

제 3 장 구성요소 2D 전기열 모델링

프레임워크에 대한 제안하는

방법/구조/해결책 (Proposed Solution)

본 장에서는 저자가 담당한 구성요소인 2D 전기열 모델링 프레임워크를 다섯 개의 시스템으로 나누어 제안한다. 2D 도메인 및 지배방정식 모델링 시스템, 온도의존 열적 물성 및 TBR 모델링 시스템, 경계조건 모델링 시스템, 유한차분 수치해석 시스템, 그리고 Pan et al. calibration 검증 시스템이 그것이다. 앞의 네 시스템은 발열을 계산하는 해석 엔진을 이루고, 마지막 검증 시스템은 그 엔진이 신뢰할 수 있는지를 판정한다.

이 다섯 시스템은 입력 파라미터로부터 도메인·재료 맵을 구성하고 FDM solver로 발열을 해석하는 일련의 해석 엔진을 이루며, 각각이 독립적으로 정의되면서도 하나의 solver로 결합되어 동작한다. 이 프레임워크는 다양한 방열 구조 후보를 빠르고 정확하게 비교하기 위한 해석 기반이다. 따라서 본 장은 각 시스템의 사양과 구성을 제시하고 마지막 검증 시스템에서 이 엔진이 3D TCAD에 정합함을 보임으로써, 제4장에서 도출할 방열 구조의 설계 근거가 신뢰할 수 있음을 뒷받침한다.

3.1 2D 도메인 및 지배방정식 모델링 시스템

3.1.1 2D 도메인 및 지배방정식 모델링 시스템의 사양


설계 목표인 2D 도메인 및 지배방정식 모델링 시스템의 설계 사양은 다음과 같다.

[표 7] 2D 도메인 및 지배방정식 모델링 시스템의 사양

요구사항	사양
요구사항 1	사양 1.1: 3D nanosheet 구조를 x-z 단면으로 축약
	사양 1.2: nanosheet 폭(y) 방향 열손실을 lumped 항으로 처리
요구사항 2	사양 2.1: 정상상태 비선형 열전도 방정식 정식화

[표 7]은 본 시스템이 충족시켜야 할 사양이다. 요구사항 1은 3차원 CFET 구조를 채널 길이 방향(x)과 적층 방향(z)을 포함하는 2D 단면으로 단순화하되, 그 과정에서 누락되는 폭(y) 방향의 열손실을 lumped 항으로 반영하여 차원 축약에 따른 오차를 보정하는 것이다. 요구사항 2는 이렇게 정의된 2D 도메인 위에서 자가발열 분포를 기술하는 정상상태 비선형 열전도 방정식을 정식화하여, 이후 수치해석이 풀 수 있는 형태로 적용하는 것이다.

3.1.2 2D 도메인 및 지배방정식 모델링 시스템의 구성 (최종 선택안)



[그림 8] 2D x-z 단면 해석 도메인과 재료 맵(Pan et al.[2])

[그림 8]은 본 시스템이 구성하는 2D 해석 도메인이다. 3차원 nanosheet 구조는 채널 길이 방향(x)과 적층 방향(z)을 포함하는 단면으로 단순화되며, 1 nm 균일 격자 위에 기판·BPR·BTR·하부 PFET·중간 절연층(MDI)·상부 NFET·contact 등 14종의 재료 영역이 인덱스 맵 형태로 정의된다. 각 격자 셀은 자신이 속한 재료의 열적 물성을 부여받으며, 이 재료 맵이 이후 개선된 구조 도출에도 적용된다.

나노시트 폭(y) 방향의 열 확산은 단면에 직접 나타나지 않으므로, phonon-boundary scattering 효과를 반영한 lumped 파라미터로 처리하여 지배방정식의 한 항으로 흡수한다.

정상상태에서의 자가발열 분포는 식 (1)의 비선형 열전도 방정식으로 기술된다. 본 2D 프레임워크는 (x, z) 단면 위에서 열전달을 직접 풀이하고, 폭(y) 방향의 열손실은 lumped reaction 항으로 흡수한다.

$$\nabla \cdot (k(T) \nabla T) - h_{op} \cdot (T - T_{env}) + Q = 0 \quad (1)$$

식 (1)에서 $k(T)$ 는 온도 의존 열전도도, T_{env} 는 주변 온도, Q 는 발열 밀도이다. 첫째 항은 단면 내 2차원 열확산을, 셋째 항 Q 는 채널-드레인 접합부에 집중되는 발열을 나타낸다. 좌변 두 번째 항 $h_{op} \cdot (T - T_{env})$ 가 바로 폭(y) 방향 열손실을 흡수하는 lumped reaction 항으로, 단면을 빠져나가는 열을 온도차에 비례하는 손실로 모델링한다. 이 항은 Cheng et al.[4]이 FinFET에 제안한 특성 열길이(λ) 기반 모델을 y 방향에 적용한 것으로, 1차원 slab의 기본 Dirichlet eigenmode를 채택하면 식 (2)로 정리된다.

$$h_{op} = \eta \cdot \pi^2 \cdot k_{Ch} / W_{ns}^2 \quad (2)$$

식 (2)에서 k_{Ch} 는 채널 열전도도, W_{ns} 는 나노시트 폭, η 는 무차원 calibration 계

수이다. h_{op} 가 나노시트 폭의 제곱에 반비례하는 것은, 폭이 좁을수록 폭 방향으로 열이 더 쉽게 빠져나가 손실 항이 커짐을 의미한다. 본 연구는 $\eta = 0.1645$ 를 사용하였으며, 이는 제3.5절의 Pan et al. baseline 정합으로 결정된 값이다. $W_{ns} = 25 \text{ nm}$ 는 상온 Si phonon mean free path(약 40 nm)와 동일 차수인 Casimir limit 영역에 위치하여, 경계 산란이 지배적인 이 lumped 처리와 물리적으로 정합한다. 다만 이 lumped 형태는 PFET 정합을 기준으로 결정되므로 NFET 절대 열저항에는 일정 편차가 잔존하며, 이에 대한 해석 기준은 제4장에서 다룬다.

3.2 온도 의존 열적 물성 및 TBR 모델링 시스템

3.2.1 온도 의존 열적 물성 및 TBR 모델링 시스템의 사양

설계 목표인 온도 의존 열적 물성 및 TBR 모델링 시스템의 설계 사양은 다음과 같다.

[표 8] 온도 의존 열적 물성 및 TBR 모델링 시스템의 사양

요구사항	사양
요구사항 1	사양 1.1: 재료별 온도 의존 열전도도(power-law) 반영
요구사항 2	사양 2.1: 채널/산화막 계면의 열경계저항(TBR) 반영
	사양 2.2: 이종 재료 경계 열전도도 harmonic mean 평균화

[표 8]는 본 시스템의 사양이다. 요구사항 1은 각 재료의 열전도도가 온도에 따라 변하는 특성을 power-law 모델로 반영하여, 고온 영역에서의 열전도도 저하를 정확히 포착하는 것이다. 요구사항 2는 서로 다른 재료가 맞닿는 계면, 특히 채널·S/D와 게이트 산화막의 경계에서 발생하는 열경계저항(TBR)을 반영하고, 동시에 이종 재료 간 셀 경계에서 열유속의 연속성이 깨지지 않도록 조화평균으로 열전도도를 평

균화하는 것이다.

3.2.2 온도 의존 열적 물성 및 TBR 모델링 시스템의 구성 (최종 선택안)

각 재료의 온도 의존 열전도도는 phonon scattering을 고려한 power-law 모델[6]로 식 (3)과 같이 모델링한다.

$$k(T) = k_{300} \cdot (T_{env} / T)^{\alpha} \quad (3)$$

식 (3)에서 k_{300} 은 상온(300 K) 기준 열전도도, α 는 재료별 phonon scattering 지수이다. 온도가 상온보다 높아지면 (T_{env}/T) 항이 1보다 작아지므로 열전도도가 감소하며, α 가 클수록 그 감소가 가파르다. 사용한 물성 파라미터는 [표 9]과 같으며, 실리콘 채널·기판과 같이 α 가 큰 재료($\alpha=1.3$)는 온도 상승에 따른 열전도도 저하가 두드러지는 반면, 금속과 절연막은 $\alpha=0$ 으로 두어 온도에 무관한 일정 열전도도로 처리한다. 이러한 차등은 자가발열로 가장 뜨거워지는 실리콘 영역에서 열전도도 저하가 발열을 더욱 악화시키는 양의 되먹임을 정확히 반영하기 위함이다.

[표 9] 재료별 열적 물성 파라미터

재료 영역	k_{300} [W/m·K]	α
Si Substrate	148	1.3
Si NFET 채널	7.5	1.3
Si NFET S/D	5.5	1.1
SiGe PFET 채널	7.5	0.8
SiGe PFET S/D	1.0	0.8
W (Gate/BPR/BTR/Contact)	175	0
Co / Ru / Mo (금속 후보)	100 / 117 / 142	0

HfO ₂ (High-k)	2.3	0
SiO ₂ (계면산화막/MDI)	1.4	0
SiN (Spacer)	18.5	0
Low-k (BEOL ILD)	0.8	0

채널 및 S/D 영역에 접한 게이트 산화막 셀에 대해서는 열경계저항(TBR)을 식 (4)와 같이 해당 셀의 유효 열전도도에 반영한다[7].

$$k_{eff} = 1 / (1/k + R_{itf} / \Delta z) \quad (4)$$

식 (4)에서 R_{itf} 는 계면 열경계저항, Δz 는 격자 간격이다. 이 식은 계면 셀의 본래 열전도 저항($1/k$)에 계면 저항($R_{itf}/\Delta z$)을 직렬로 더한 형태로, 계면을 지나는 열이 추가 저항을 겪도록 만든다. 계면 산화막 셀이 채널·S/D와 맞닿는 경우에만 이 보정을 적용하여, 물리적으로 의미 있는 열저항 증가만을 반영한다. 이와 별개로, solver 내부에서 이중 재료 경계의 셀 간 열전도도는 조화평균(harmonic mean)으로 평균화하여 열유속 연속성을 보장한다. 직렬로 연결된 두 열저항의 합성이 조화평균으로 표현되기 때문에 조화평균을 사용한다.

3.3 경계조건 모델링 시스템

3.3.1 경계조건 모델링 시스템의 사양

설계 목표인 경계조건 모델링 시스템의 설계 사양은 다음과 같다.

[표 10] 경계조건 모델링 시스템의 사양

요구사항	사양
요구사항 1	사양 1.1: 상부 BEOL·하부 substrate 면에 Robin 경계조건 부과
요구사항 2	사양 2.1: 측면(device array 대칭)에 단열(Neumann) 조건 부과

[표 10]은 본 시스템의 사양이다. 요구사항 1은 도메인 외부로 이어지는 유한한 열 경로를 effective contact resistance로 lumped 모델링하는 Robin 조건을 상부 BEOL과 하부 substrate 면에 부과하는 것이다. 외부로 완전한 열원(고정 온도)이나 완전한 단열로 가정하면 비현실적이므로, 유한 열저항을 통해 열이 빠져나가도록 모델링한다. 요구사항 2는 소자가 주기적으로 배열된 실제 환경을 반영하여, 단면의 좌우 측면에 대칭성에 근거한 단열(Neumann) 조건을 부과하는 것이다. 이로써 단일 소자 단면 해석이 무한 배열 환경을 대표할 수 있게 된다.

3.3.2 경계조건 모델링 시스템의 구성 (최종 선택안)

상부 BEOL과 하부 substrate 면에는 effective contact resistance R_c 를 통한 Robin 조건을 식 (5)와 같이 부과한다.

$$-k \partial T / \partial n = (1 / R_c) \cdot (T - T_{env}) \quad (5)$$

식 (5)에서 n 은 경계면의 외향 법선 방향이다. 좌변은 경계를 통해 빠져나가는 열 유속을, 우변은 그 유속이 경계 온도와 주변 온도의 차이에 비례하며 비례 상수가

1/Rc임을 나타낸다. 즉 Robin 조건은 도메인 외부의 열 경로(패키지, 히트싱크 등)를 유한 열저항 Rc 하나로 응축하여 lumped 모델링한 것으로, 외부를 고정 온도로 두는 Dirichlet 조건과 완전 단열의 Neumann 조건 사이의 현실적인 절충이다. 상부·하부·계면 접촉 열저항 값은 Pan et al.[2]의 Table 2를 따라 설정하였다. 한편 측면($x=0$, $x=X_t$)은 소자가 좌우로 주기적으로 배열된 환경의 대칭성을 가정하여 단열(Neumann) 조건을 적용한다. 이러한 경계조건 설정은 단일 소자 단면 해석이 주기적 배열 환경을 대표하도록 만들고, 외부 패키지 열 경로를 단순화된 형태로 흡수하여 해석을 닫힌 문제로 성립시킨다.

3.4 유한차분 수치해석(FDM·SOR) 시스템

3.4.1 유한차분 수치해석 시스템의 사양

설계 목표인 유한차분 수치해석 시스템의 설계 사양은 다음과 같다.

[표 11] 유한차분 수치해석 시스템의 사양

요구사항	사양
요구사항 1	사양 1.1: 1 nm 균일 격자 유한차분 이산화
요구사항 2	사양 2.1: SOR($\omega=1.5$) 반복 해법 적용
	사양 2.2: 비선형성은 outer/inner 이중 루프로 수렴 처리

[표 11]는 본 시스템의 사양이다. 요구사항 1은 지배방정식을 1 nm 균일 격자 위에서 유한차분법으로 이산화하여, 연속적인 미분 방정식을 격자점 온도들 사이의 대수적 관계로 변환하는 것이다. 1 nm라는 미세한 격자는 수 나노미터 수준의 박막과 hot spot을 충분히 분해하기 위한 선택이다. 요구사항 2는 이렇게 얻은 대규모 선형계를 SOR 기법으로 풀되, 열전도도의 온도 의존성에서 비롯되는 비선형성을

outer-inner 이중 루프 구조로 분리하여 안정적으로 수렴시키는 것이다.

3.4.2 유한차분 수치해석 시스템의 구성 (최종 선택안)

식 (1)은 1 nm 균일 격자 위에서 5점 스텔실 유한차분으로 이산화되며, 각 내부 격자점의 온도는 인접한 네 셀과의 조화평균 열전도도, lumped 손실 항, 그리고 발열 항으로부터 갱신된다. 이렇게 구성된 대규모 희소 선형계는 완화계수 $\omega = 1.5$ 의 SOR로 풀이하는데, ω 를 1보다 크게 두는 over-relaxation은 단순 Gauss-Seidel 반복보다 수렴을 가속한다.

열전도도 $k(T)$ 의 비선형성은 outer iteration으로 처리한다. 각 outer 단계에서는 현재 온도장으로 모든 셀의 열전도도를 갱신하고, 그 고정된 열전도도장에서 inner loop가 SOR로 온도를 수렴시킨다. 수렴 판정은 두 단계로 나뉘어, inner loop는 한 sweep 내 최대 온도 변화 $\max|\Delta T|$ 가 0.01 K 미만일 때, outer loop는 최고온도의 변화 $|T_{\max}(n) - T_{\max}(n-1)|$ 가 0.3 K 미만일 때 종료된다. 상·하부 면의 Robin 경계와 좌우 단열 경계는 매 sweep마다 갱신되어 경계 물리가 일관되게 유지된다. 운영 조건은 [표 12]과 같다.

[표 12] 수치 해석 운영 조건

항목	값	비고
격자 크기	1 nm	$\Delta x = \Delta z$
SOR factor	$\omega = 1.5$	over-relaxation
Inner tolerance	0.01 K	$\max \Delta T $
Outer tolerance	0.3 K	$ T_{\max}(n) - T_{\max}(n-1) $

3.5 Pan et al. calibration 검증 시스템

3.5.1 calibration 검증 시스템의 사양

설계 목표인 calibration 검증 시스템의 설계 사양은 다음과 같다. 본 시스템은 앞의 네 시스템으로 구성된 해석 엔진이 신뢰할 수 있는 결과를 내는지 정량적으로 검증하는 역할을 한다.

[표 13] Pan et al. calibration 검증 시스템의 사양

요구사항	사양
요구사항 1	사양 1.1: W-baseline PFET Rth를 3D TCAD 대비 $\pm 2\%$ 이내 재현
	사양 1.2: W-baseline PFET on-current를 $\pm 2\%$ 이내 재현
요구사항 2	사양 2.1: Lext에 대한 Rth 추세를 TCAD와 동일 경향으로 재현

[표 13]는 본 시스템의 사양이다. 요구사항 1은 절대값 정합으로, W-baseline PFET의 열저항과 on-current를 3D TCAD 대비 $\pm 2\%$ 이내로 재현하는 것이다. 요구사항 2는 추세 정합으로, drain extension 길이(Lext)를 변화시켰을 때 열저항이 변하는 경향이 TCAD와 동일한 방향을 가리키는지를 확인하는 것이다. 절대값과 추세를 함께 검증하는 이유는, 단일 조건에서 우연히 수치가 맞는 것과 모델이 구조적으로 옳은 것을 구별하기 위해서이다. 한 점에서만 맞고 변수를 바꾸면 어긋나는 모델은 설계 탐색에 쓸 수 없으며, 두 검증을 모두 통과해야 비로소 모델의 구조적 신뢰성이 확보된다.

3.5.2 calibration 검증 시스템의 구성 (최종 선택안)

calibration은 단 두 개의 fitting parameter로 수행되며, 이렇게 자유 변수를 최소화한 것은 모델이 데이터에 과적합되지 않고 물리적 구조에 근거하도록 하기 위함이다. 첫째, 폭 방향 lumped 계수 η 는 식 (2)에 들어가며, W-baseline PFET 열저항이 Pan et al.[2]의 값(약 2.07×10^6 K/W)에 $\pm 2\%$ 이내로 정합하도록 $\eta = 0.1645$ 로 결정하였다.


둘째, 자가발열에 의한 이동도 저하를 반영하는 on-current 모델은 채널 최고온도 T_{max} 에서 식 (6)으로 모델링되며, on-current 개선율에 맞추어 NFET·PFET의 mobility 온도 지수 α_{tr} 를 보정하였다.

$$I_{on}(T) = I_{on0} \cdot (T_{max} / T_{env})^{(-\alpha_{tr})} \quad (6)$$

열저항은 식 (7)과 같이 effective thermal resistance로 정량화한다.

$$R_{th} = \Delta T_{max} / (I_{on} \cdot V_{DD}) \quad (7)$$

식 (7)에서 ΔT_{max} 는 채널 최고온도의 상승분, V_{DD} 는 공급 전압이다. 열저항은 단위 전력당 온도 상승으로 정의되므로, 같은 동작 전력에서 ΔT_{max} 가 클수록 열저항이 크고 방열이 나쁜 소자임을 뜻한다. 식 (6)의 on-current 모델과 식 (7)의 열저항 정의, 그리고 두 calibration 계수가 결합됨으로써 W-baseline의 PFET 열저항과 on-current가 하나의 일관된 체계 안에서 동시에 정합된다. 즉 열 해석 결과(ΔT_{max})가 전류 모델로 환류되고, 그 전류가 다시 열저항 정의에 들어가는 결합 구조가 완성된다. 구체적인 검증 결과는 [그림 9]의 절대값 비교와 제4장 [그림 11]의 추세 비교에 제시한다.




[그림 9] Pan et al. 3D TCAD 대비 절대값 검증 (R_{th} , I_{on})

[그림 9]는 W-baseline 구조에 대한 Pan et al. 3D TCAD와 본 연구의 절대값 비교이다. PFET의 열저항과 on-current는 모두 $\pm 2\%$ 이내로 정합하여 사양 1을 만족한다. 이는 두 개의 fitting parameter만으로 가장 가혹한 열 조건에 놓인 PFET의 핵심 지표를 정량적으로 재현했음을 의미한다.

반면 NFET 열저항은 폭(y) 방향 lumped 처리의 한계로 과소평가되는 편차가 잔존한다. 이는 NFET이 상부에 위치하여 폭 방향 방열 거동이 PFET과 다르게 나타나는데, 단일 lumped 계수 η 가 PFET 정합에 맞추어 결정되었기 때문이다. 따라서 본 연구의 정량적 결론은 NFET을 포함한 절대값이 아니라, W-baseline 대비 상대적 개선율의 관점에서 해석한다. 이 NFET 편차의 개선 방향은 제5장의 향후 과제에서 논의한다.

제 4 장 시험 또는 성능 평가 (Test or Performance Evaluation)

4.1 시뮬레이션 환경



[그림 10] 2D 전기열 시뮬레이션 구성 및 흐름 요약도

[그림 10]은 본 연구의 시뮬레이션 구성과 흐름을 간략화하여 나타낸 것이다. 해석 엔진은 MATLAB로 구현되었으며, 제3장에서 정식화한 네 시스템 도메인 구성이 Doman&Mesh로, 온도 의존 물성/TBR과 경계조건이 Matererial Map으로, FDM/SOR 수치해석이 수치해석 블록안의 solver들로 구성되어 있다.

출력으로는 NFET/PFET 각각의 최고온도와 그 상승분 ΔT , 열저항 R_{th} , I_{on}/I_{off} , 그리고 2D 열 분포 히트맵이 산출된다.

4.2 시뮬레이션 조건

해석에 사용한 구조 파라미터의 nominal 값과 sweep 범위는 [표 14]와 같다. nominal 값은 Pan et al.[2]의 기준 구조 치수를 그대로 따랐으며, 각 변수를 nominal 주변에서 단계적으로 변화시키며 발열 민감도를 평가하였다. 본 연구는 2D x-z 단면이 정확히 포착할 수 있는 in-plane(면내) 변수에 초점을 맞춘다. 반면 폭(y) 방향 변수인 나노시트 폭(W_{ns})은 단면에 직접 나타나지 않고 lumped 항으로만 반영되므로, 2D 모델의 적용 범위를 벗어난다고 판단하여 sweep에서 제외하고 25 nm로 고정하였다.

[표 14] 구조 파라미터의 nominal 값과 sweep 범위

파라미터	Nominal [nm]	Sweep 범위 [nm]
Gate length (L_g)	12	10, 12, 14, 16
Channel thickness (H_{ch})	5	4, 5, 6, 7
Suspension thickness (H_{sus})	14	10, 12, 14, 16, 18, 20
MDI thickness (H_{MDI})	20	15, 20, 25, 30
BPR thickness (H_{BPR})	90	60, 90, 120
Drain extension (L_{ext})	3	2, 3, 4, 5
Nanosheet 폭 (W_{ns})	25	고정 (y방향, 2D 범위 외)

전기 특성과 calibration 파라미터는 [표 15]와 같다. 공급 전압 V_{DD} 는 0.7 V, baseline on-current I_{on0} 은 2.48×10^{-4} A이며, 문턱전압 $V_{th0} = 0.2876$ V는 Pan et al.[2]의 $I_{off} = 4$ nA 조건에서 역산한 값이다. mobility 온도 지수 $\alpha_n \cdot \alpha_p$ 는 각각 NFET·PFET의 on-current 온도 의존성을 결정하고, 폭 방향 lumped 계수 $\eta = 0.1645$ 는 제3.5절의 PFET 정합으로 결정되었다. 접촉 열저항 R_c 와 계면 TBR R_{itf} 는 Pan et al.의 Table 2 값을 그대로 사용하여, 경계·계면 물리가 reference와 일관되도록 하였다. 이처럼 대부분의 파라미터를 공인된 reference에서 직접 가져옴으로써, 자유롭게


조정된 변수는 η 와 α_{tr} 두 가지로 최소화하였다.

[표 15] 전기 특성 및 calibration 파라미터

파라미터	값	비고
V_DD	0.7 V	공급 전압
Ion0	2.48×10^{-4} A	Pan baseline
Vth0	0.2876 V	Ioff=4nA에서 역산
α_n / α_p	0.4145 / 0.467	mobility 온도 지수
η	0.1645	phonon BC calibration
R_c (top/bot)	4×10^{-9} m ² K/W	접촉 열저항
R_itf	2×10^{-8} m ² K/W	계면 TBR
T_env	300 K	주변 온도

4.3 시뮬레이션 결과


본 절에서는 결과를 제시하는 순서 자체에 본 연구의 논리가 담겨 있다. 먼저 모델이 신뢰할 수 있음을 보이는 검증 결과(그림 12)를 제시하고, 그 신뢰성 위에서 비로소 의미를 갖는 배선 금속 비교(그림 13), 구조 변수 sweep(그림 14), 그리고 최종 방열 구조 도출 결과(그림 15·16)를 차례로 제시한다. 즉 검증이 선행되지 않은 설계 결과는 근거가 약하다는 인식 아래, 검증을 결과의 출발점에 둔다.



[그림 11] L_{ext} 에 따른 열저항 추세 검증 (Pan TCAD vs This Work)

[그림 11]은 drain extension 길이 L_{ext} 에 대한 열저항 추세를 Pan et al. 3D TCAD와 비교한 것이다. NFET·PFET 모두 L_{ext} 가 증가할수록 열저항이 단조 증가하는 동일한 경향을 보인다. 이는 L_{ext} 가 길어지면 hot spot에서 매립 레일까지의 열 경로가 멀어져 방열이 나빠지는 물리적 거동과 일치하며, 본 모델이 이 추세를 reference와 같은 방향으로 재현함을 보여준다.

절대값 정합[그림 10]에 더해 이러한 추세 정합까지 확보함으로써, 본 모델이 단일 조건에 맞춰진 것이 아니라 변수 변화에 대해 구조적으로 옳게 반응함이 확인된다.



[그림 12] 배선 금속(W/Co/Ru/Mo)에 따른 ΔT , R_{th} , I_{on}/I_{off} 비교


[그림 12]은 게이트·배선 금속 후보(W, Co, Ru, Mo)[8]에 따른 소자 특성을 NFET/PFET으로 구분해 비교한 결과이다. 네 금속 모두 baseline 조건에서 $\Delta T \cdot R_{th} \cdot I_{on}/I_{off}$ 가 거의 동일한 수준으로 나타나, 금속 종류에 따른 차이는 수 % 수준에 그쳤다.

이 결과의 함의는 분명하다. 단일 라우팅 금속을 더 좋은 것으로 바꾸는 것만으로는 자가발열 문제를 근본적으로 해결하기 어렵다는 것이다. 네 금속의 차이가 작다는 점은, 발열 경로가 금속 자체의 열전도도보다 적층 구조와 절연막의 배치에 더 크게 좌우됨을 시사한다. 따라서 본 연구는 Pan et al. calibration과의 일관성까지 확보되는 W를 baseline 금속으로 채택하고, 금속 교체가 아닌 구조 변수 최적화로 방향을 전환하였다. 이 판단이 이어지는 6변수 sweep의 출발점이 된다.

[표 16] 4종 금속의 baseline 성능 비교 (PFET 기준)

Metal	ΔT_p [K]	R_{th_p} [$\times 10^6$ K/W]	I_{on}/I_{off_p}
W (baseline)	269.5	2.09	2.98
Co	271.5	2.11	2.96
Ru	271.0	2.11	2.96
Mo	270.3	2.10	2.97

[표 16]은 4종 금속의 PFET 기준 성능을 정리한 것이다. 표에서 보듯 W를 기준으로 한 Co·Ru·Mo의 $\Delta T \cdot R_{th} \cdot I_{on}/I_{off}$ 는 모두 유사한 수준에 머물러, W를 일관된 baseline으로 고정하고 구조 변수 최적화로 방향을 잡은 근거가 된다.




[그림 13] 6개 in-plane 기하 변수에 대한 파라미터 sweep

[그림 13]는 6개 in-plane 기하 변수(L_g , H_{ch} , H_{sus} , H_{MDI} , H_{BPR} , L_{ext})에 대한 sweep

결과이다. 각 변수를 nominal 주변에서 변화시키며 ΔT 와 R_{th} 에 미치는 민감도를 분석하였다. 열저항이 열 경로 길이에 비례하고 단면적과 열전도도에 반비례한다는 관계($R_{th} \propto L/kA$)에 비추어 보면, 채널 두께(H_{ch})나 채널 간 거리(H_{sus})의 증가는 열 확산 단면적을 넓혀 방열에 유리하게 작용하고, 드레인 확장(L_{ext})의 감소는 hot spot에서 레일까지의 경로를 단축하여 유리하게 작용한다.

본 논문에서는 검증된 모델이 산출한 신뢰할 수 있는 결과로서 이를 방열 구조 도출의 입력으로 활용한다. 각 변수별로 PFET 열저항을 최소화하는 값을 선택하고 이를 조합하여, 모든 변수가 방열에 가장 유리한 방향으로 설정된 All-Best 구조를 도출하였다.




[그림 14] 열 분포 히트맵: W-baseline 대 All-Best 구조

[그림 14]은 W-baseline과 All-Best 구조의 2D 열 분포 히트맵을 NFET/PFET으로 구

분해 나타낸 것이다. 좌측의 소재별 구조도와 우측의 온도 분포를 나란히 제시하여, 구조 변화가 발열 분포에 미치는 영향을 직관적으로 드러낸다.

히트맵에서 확인되듯, All-Best 구조에서는 W-baseline 대비 hot spot의 최고온도가 확연히 낮아지고 고온 영역의 면적이 줄어들며, 열이 특정 지점에 집중되지 않고 더 고르게 소산된다. 이는 채널 단면적 확대와 열 경로 단축이라는 구조 변경이 실제 온도장에 반영된 결과로, 정량 지표(ΔT , R_{th})의 개선이 공간적 발열 분포의 개선으로도 확인됨을 보여준다.



[그림 15] 설계 사양 대비 결과 (PFET 기준)

[그림 15]은 PFET 기준 $\Delta T \cdot R_{th} \cdot I_{on}/I_{off}$ 를 W-baseline과 All-Best로 비교하고, 제2장에서 설정한 설계 사양선과 함께 제시한 것이다. 세 막대그래프 모두에서 All-Best 구조가 사양선을 넘어 목표를 만족함을 한눈에 확인할 수 있다. ΔT 와 R_{th} 는 사양 이하로 낮아졌고 I_{on}/I_{off} 는 사양 이상으로 유지되어, 방열 개선과 전기 성능 유지라는 두

목표가 동시에 달성되었음을 보여준다.

4.4 시뮬레이션 결과 분석

본 연구의 핵심 결과는 도출된 방열 구조(All-Best)가 W-baseline 대비 PFET 열저항과 최대 온도 상승을 크게 낮췄다는 점이다. 이 결과가 신뢰할 수 있는 근거 위에서 있음을 확인하기 위해, 먼저 해석 도구의 정확도를 점검한다. [그림 9]와 [그림 11]의 검증 결과를 보면, 본 2D 전기열 프레임워크는 W-baseline PFET의 열저항과 on-current를 3D TCAD 대비 $\pm 2\%$ 이내로 재현하고 L_{ext} 에 대한 열저항 추세 또한 동일한 단조 증가 경향을 보인다. 절대값과 추세를 동시에 만족하므로, 이 도구로 비교한 구조 간 방열 성능 차이는 신뢰할 수 있다.

다만 NFET 절대 열저항은 폭(y) 방향 lumped 처리의 한계로 과소평가되는 편차가 잔존한다. 이는 단일 lumped 계수 η 가 PFET 정합에 맞추어 결정되었기 때문이며, 상부에 위치한 NFET의 폭 방향 방열 거동을 동일한 계수로 완전히 포착하기는 어렵다. 따라서 본 연구의 정량적 결론은 NFET을 포함한 절대값이 아니라, 동일 모델·동일 계수 아래에서 구조만 바꾸어 비교하는 W-baseline 대비 상대적 개선율의 관점에서 해석하였다. 상대 비교에서는 NFET 편차가 baseline과 최적 구조 양쪽에 동일하게 작용하여 상쇄되므로, 개선율의 신뢰성은 유지된다. 이러한 해석 기준 아래에서, [그림 14]·[그림 15]의 방열 구조 도출 결과는 다음과 같이 정리된다.

검증된 프레임워크로 도출한 All-Best 구조는 W-baseline 대비 PFET 채널의 최대 온도 상승을 약 269.5 K에서 약 168.2 K로, 즉 약 101 K(약 38%) 낮추었다. 열저항 R_{th} 는 약 2.07×10^6 K/W에서 약 1.19×10^6 K/W로 약 43% 저감되었으며, I_{on}/I_{off} 또한 향상되었는데, 이는 온도가 낮아지면 이동도 저하가 줄어 on-current가 회복되고 동시에 subthreshold swing이 개선되어 누설이 억제되기 때문이다. 즉 열적 개선이 전기적 성

능 개선으로 이어지는 결합 효과가 나타나며, 구체적인 향상 폭은 [표 17]에 정리하였다.

이 결과가 시사하는 바는 두 가지이다. 첫째, 금속 교체와 같은 재료적 접근보다 구조 변수 최적화가 CFET 자가발열 완화에 훨씬 효과적이며, 6개 in-plane 변수를 함께 조정한 All-Best 구조가 가장 큰 방열 개선을 가져온다는 점이다. 둘째, 검증된 2D 전기열 해석 도구가 있었기에 이러한 구조 탐색과 정량적 성능 입증에 가능하였다.

4.5 설계 사양 충족도

[표 17] 2D 전기열 모델링 프레임워크 및 방열 구조의 설계 사양 충족도

요구사항	사양	결과
검증 1	W-baseline PFET $R_{th} \pm 2\%$ 이내 재현	만족
검증 2	W-baseline PFET $I_{on} \pm 2\%$ 이내 재현	만족
검증 3	L_{ext} 에 대한 R_{th} 추세 TCAD와 일치	만족
방열 1	PFET $R_{th} \leq 2.07 \times 10^6$ K/W	만족 ($\approx 1.19 \times 10^6$)
방열 2	PFET $\Delta T \leq 269.5$ K	만족 (≈ 168.2 K)
방열 3	PFET $I_{on}/I_{off} \geq 2.6 \times 10^2$	만족

[표 17]은 본 연구의 설계 사양 충족도를 종합한 것이다. 본 연구의 사양은 두 층위로 구성된다는 점에서 일반적인 설계 과제와 구별된다. 먼저 검증 항목(검증 1~3)은 해석 도구 자체가 신뢰할 수 있는지를 묻는 사양으로, 제4.3·4.4절의 calibration 결과 모두 만족되었다. 다음으로 방열 항목(방열 1~3)은 그 검증된 도구로 도출한 All-Best 구조가 실제로 방열 목표를 달성했는지를 묻는 사양으로, PFET 열저항· ΔT · I_{on}/I_{off} 가 모두 W-baseline 기준 사양을 만족하였다. 방열 사양이 충족됨으로써 본 연구가 목표한 방열 구조 설계가 달성되었고, 검증 사양이 함께 충족됨으로써 그 설계 결과

가 신뢰할 수 있는 근거 위에 있음이 확인되었다. 즉 ‘방열 구조의 설계’라는 결과물로 달성되었다.

제 5 장 결론

5.1 요약

CFET은 차세대 소자로 제안된 이래 자가발열이 상용화의 핵심 과제로 지적되어 왔다. 본 논문은 3nm 이하 공정의 CFET에서 발생하는 자가발열을 낮추는 방열 구조를 설계하고, 그 성능을 정량적으로 입증하였다. 이를 위해 full 3D TCAD가 정밀하지만 느리고 단순 모델은 빠르지만 부정확하다는 간극을 메우는 2D 전기열 해석 프레임워크를 수단으로 구축하였으며, 이를 활용해 방열에 가장 유리한 구조를 도출하였다.

제3장에서는 이 프레임워크를 다섯 시스템으로 나누어 제안하였다. 2D 도메인 및 지배방정식 모델링 시스템은 3D nanosheet 구조를 x-z 단면으로 축약하면서 폭 방향 열손실을 phonon-boundary lumped 항으로 흡수하여 정상상태 비선형 열전도 방정식을 정식화하였다. 온도 의존 열적 물성 및 TBR 모델링 시스템은 power-law 열전도도와 계면 열경계저항, 조화평균 기반 열유속 연속성을 반영하였다. 경계조건 모델링 시스템은 상·하부에 유한 열저항을 모사하는 Robin 조건과 측면 대칭 단열 조건을 부과하였고, 유한차분 수치해석 시스템은 1 nm 격자 위에서 SOR와 outer/inner 이중 루프로 비선형 문제를 안정적으로 수렴시켰다. 마지막으로 Pan et al. calibration 검증 시스템은 단 두 개의 fitting parameter로 W-baseline PFET의 열저항과 on-current를 3D TCAD 대비 $\pm 2\%$ 이내로 정합시켰다.

제4장에서는 MATLAB로 구현한 시뮬레이터의 환경·조건·결과를 제시하였다. 검증 결과, 본 프레임워크는 PFET 기준 절대값을 $\pm 2\%$ 이내로 재현하고 Lext에 대한 열저항 추세를 TCAD와 동일하게 재현하여, 신뢰성을 확보하였다. 이 검증된 프레임

워크로 6개 in-plane 기하 변수와 4종 배선 금속을 탐색하여 도출한 All-Best 구조는 기존 논문 대비 PFET 최대 온도 상승을 약 101 K 감소시키고 열저항을 약 43% 저감하였다.

5.2 향후 과제

첫째, 폭(y) 방향 lumped 처리의 한계로 NFET 절대 열저항이 과소평가되는 편차를 개선할 필요가 있다. 본 연구에서 NFET 열저항이 과소평가된 것은 단일 lumped 계수 η 가 PFET 정합에 맞추어 결정되었기 때문이므로, NFET 전용 calibration 계수를 별도로 도입하거나, 폭 방향을 명시적으로 다루는 anisotropic 3D 모델이나 CFET 전용 열 네트워크 모델[9]로 확장하여 NFET까지 $\pm 2\%$ 이내의 절대값 정합을 달성하는 것이 우선 과제이다. 이를 통해 상대 개선율뿐 아니라 NFET 절대값에 대해서도 신뢰할 수 있는 해석이 가능해질 것이다.

둘째, 경계조건과 계면 열저항의 민감도 분석이 필요하다. 현재 Robin 경계의 접촉 열저항 R_c 와 계면 TBR R_{itf} 값은 Pan et al.의 단일 reference에 의존하므로, 이들 값이 실제와 다를 경우 해석 결과가 얼마나 달라지는지를 정량화할 필요가 있다. 이들 파라미터에 대한 체계적인 sensitivity analysis를 수행하면, 어떤 입력 불확실성이 결과에 가장 큰 영향을 미치는지를 파악하고 해석 결과의 robustness를 정량적으로 검증할 수 있다.

셋째, 정상상태를 넘어선 과도(transient) 해석으로의 확장이다. 현재 모델은 정상상태 단일 시점의 열 분포만을 제공하므로, 시간 항을 포함한 과도 해석으로 확장하면 인버터의 스위칭과 같은 pulse 동작에서 시간에 따라 발열이 어떻게 누적·소산되는지를 추적할 수 있다. 이는 실제 회로 동작 조건에서의 순간 최고온도와 열 시정수를 평가하는 데 필수적이며, 신뢰성 수명 예측의 입력으로도 활용될 수 있다.

넷째, 열원 모델과 최적화 기법의 고도화이다. 현재는 발열을 hot spot 중심의 Gaussian 분포로 근사하지만, 향후 drift-diffusion 시뮬레이션에서 얻은 전류밀도 분포로부터 직접 계산한 Joule heating 항을 사용하면 발열원을 더 물리적으로 정확하게 모델링할 수 있다. 또한 현재의 변수별 단독 sweep을 넘어, Bayesian Optimization이나 NSGA-II와 같은 multi-objective 최적화를 적용하면 변수 간 교호작용까지 반영한 전역 최적 방열 구조를 탐색할 수 있다. 이러한 과제들이 해결되면, 2018년 처음 제안된 이래 차세대 소자로 주목받아 온 CFET[10]의 상용화를 위한 열 설계 기반으로 본 연구의 2D 전기열 프레임워크가 더 넓은 적용 범위와 높은 신뢰도로 발전할 수 있을 것이다.

참고문헌

- [1] 김상훈, 이성현, 이왕주, 박정우, 서동우, "Complementary FET로 열어가는 반도체 미래 기술," 전자통신동향분석, 제38권 제6호, pp. 52–61, 2023.
- [2] Z. Pan et al., "A buried thermal rail (BTR) technology to improve electrothermal characteristics of complementary field-effect transistor (CFET)," Micromachines, vol. 14, no. 9, p. 1751, 2023.
- [3] M. Belkhiria et al., "2-D Nonlinear electrothermal model for investigating the self-heating effect in GAAFET transistors," IEEE Transactions on Electron Devices, vol. 68, no. 3, pp. 954–961, 2021.
- [4] M.-C. Cheng et al., "An effective thermal model for FinFET structure," IEEE Transactions on Electron Devices, vol. 61, no. 1, pp. 202–206, Jan. 2014.
- [5] W. Liu and M. Asheghi, "Phonon-boundary scattering in ultrathin single-crystal silicon layers," Applied Physics Letters, vol. 84, no. 19, pp. 3819–3821, 2004.
- [6] J. C. J. Paasschens, S. Harmsma, and R. Van der Toorn, "Dependence of thermal resistance on ambient and actual temperature," in Proc. 2004 Bipolar/BiCMOS Circuits and Technology Meeting, 2004, pp. 96–99.
- [7] E. Pop, R. Dutton, and K. E. Goodson, "Thermal analysis of ultra-thin body device scaling," in IEDM Technical Digest, 2003, pp. 883–886.
- [8] D. Gall, "The search for the most conductive metal for narrow interconnect lines," Journal of Applied Physics, vol. 127, no. 5, p. 050901, 2020.
- [9] S. Zhao et al., "Self-heating and thermal network model for complementary FET," IEEE

Transactions on Electron Devices, vol. 69, no. 1, pp. 11–16, 2022.

- [10] J. Ryckaert et al., "The Complementary FET (CFET) for CMOS scaling beyond N3," in 2018 IEEE Symposium on VLSI Technology, 2018, pp. 141–142.