



ПОДСИСТЕМА ВВОДА-ВЫВОДА. ПРЕРЫВАНИЯ.

Цифровые устройства и микропроцессоры


Структурная схема типичной МПС




Обмен данными в МПС



Структура контроллера ПДП




Каскадное включение КПДП




Компьютерная система с несколькими шинами




Централизованный арбитраж шины



Децентрализованный арбитраж шины



Компоновка системы PCI Express




Чипсет в МПС

Чипсет – набор специально спроектированных микросхем, размещенный на материнской плате, включающий ряд интерфейсных схем, которые ранее реализовывались в виде отдельных интегральных микросхем, и выполняющий роль связующего компонента, обеспечивающего совместное функционирование МП, подсистем памяти, устройств ввода-вывода и других компонентов МПС.

- Контроллер оперативной памяти;
- Контроллеры внешней кэш-памяти;
- Контроллеры прямого доступа к памяти;
- Контроллеры приоритетных прерываний;
- Контроллер клавиатуры;
- Контроллер мыши PS/2;
- Контроллер инфракрасного порта;
- Таймер реального времени;
- Мост шины PCI;
- Мост шины ISA и др.

МПС




Интерфейсы

Интерфейс — это совокупность программных и аппаратных средств, предназначенных для передачи информации между компонентами ЭВМ и включающих в себя электронные схемы, линии, шины и сигналы адресов, данных и управления, алгоритмы передачи сигналов и правила интерпретации сигналов устройствами.

- *Параллельный интерфейс:* для каждого бита передаваемой группы используется своя сигнальная линия, и все биты группы передаются одновременно за один квант времени;
- *Последовательный интерфейс:* используется лишь одна сигнальная линия, и биты группы передаются друг за другом по очереди; на каждый из них отводится свой квант времени (битовый интервал).

Классификация прерываний

Прерывание — это изменение естественного порядка выполнения программы, которое связано с необходимостью реакции системы на работу внешних устройств, а также на ошибки и особые ситуации, возникшие при выполнении программы.



Порядок обработки прерываний

Обработка запросов прерываний состоит из:


- «рефлекторных» действий процессора, которые одинаковы для всех прерываний и особых случаев и которыми программист управлять не может;
- выполнения созданного программистом обработчика.

Порядок обработки прерываний


«Рефлекторные» действия микропроцессора по обработке запроса прерывания выполняются аппаратными средствами МП и включают в себя:

- определение типа прерывания;
- сохранение контекста прерываемой программы. Всегда автоматически сохраняются как минимум регистры EIP и CS, определяющие точку возврата в прерванную программу, и регистр флагов EFLAGS;
- определение адреса обработчика прерывания и передача управления первой команде этого обработчика.


Таблица векторов прерываний



Порядок обращения к таблице дескрипторов прерываний




Формат шлюзов ловушки и прерывания




Функции контроллера приоритетных прерываний

- восприятие и фиксация запросов прерываний (IRQ_x), поступающих по внешним входам;
- выделение наиболее приоритетного из поступивших запросов, включая возможность маскирования отдельных запросов;
- выдача на шину данных (по требованию микропроцессора) типа выбранного прерывания.

Структура контроллера приоритетных прерываний



Каскадное подключение контроллеров приоритетных прерываний к микроконтроллеру



Регистры контроллера приоритетных прерываний

Регистры инициализации:

ICW1 – управление схемой.

ICW2 – регистр типа прерывания.

ICW3 – регистр управления ведомым.

ICW4 – регистр управления режимом.

Операционные регистры:

OCW1 – регистр маски прерывания.

OCW2 – определяет порядок изменения приоритетов запросов прерываний.

OCW3 – управляет переводом контроллера в режим неприоритетного обслуживания и считыванием содержимого регистра запросов IRR и регистра обслуживания ISR.