***2024***



**计算机组成原理 ·实验报告·**

j0242087[1]

|  |  |
| --- | --- |
| 专 业： | 计算机科学与技术 |
| 班 级： | CS2208 |
| 学 号： | U202215628 |
| 姓 名： | 方子豪 |
| 电 话： | 19546890096 |
| 邮 件： | [3299488768@qq.com](mailto:13456@qq.com) |
| 完成日期： | 2024-06-14 |



目录

[1 CPU设计实验 2](#_Toc12803)

[1.1 设计要求 2](#_Toc16387)

[1.2 方案设计 3](#_Toc31947)

[1.2.1 MIPS指令译码器设计 3](#_Toc15499)

[1.2.2 支持中断的微程序入口查找逻辑 4](#_Toc23472)

[1.2.3 支持中断的微程序条件判别测试逻辑 4](#_Toc24829)

[1.2.4 支持中断的微程序控制器设计 5](#_Toc28436)

[1.2.5 支持中断的微程序单总线CPU设计 6](#_Toc22603)

[1.2.6 支持中断的现代时序硬布线控制器状态机设计 8](#_Toc23015)

[1.2.7 支持中断的现代时序硬布线控制器设计 9](#_Toc30269)

[1.2.8 支持中断的硬布线单总线CPU设计 9](#_Toc29415)

[1.3 实验步骤 10](#_Toc10321)

[1.4 故障与调试 10](#_Toc25740)

[1.4.1 判别测试逻辑出现问题 10](#_Toc15972)

[1.4.2 寄存器翻转设置错误 10](#_Toc22902)

[1.4.3 中断请求设置出错 11](#_Toc20960)

[1.5 测试与分析 12](#_Toc367)

[1.5.1 简单运行sort-5-int.hex测试 12](#_Toc1873)

[1.5.2 中断测试 13](#_Toc23341)

[1.6 实验总结 14](#_Toc1409)

[1.7 实验心得 14](#_Toc20861)

# CPU设计实验

## 设计要求

要求设计支持中断机制的现代时序RISC-V单总线CPU。CPU 的总体架构已经给出，需要分别完成现代时序 RISC-V单总线CPU的微程序控制器和硬布线控制器。

对微程序控制器，具体任务包括设计指令译码器，设计支持中断的微程序入口查找逻辑，设计支持中断的微程序条件判别测试逻辑，支持中断的微程序控制器，最后连接各单元设计，然后运行带中断排序程序检验 CPU 能否正确运行。

对于硬布线控制器，具体任务则是设计支持中断的硬布线状态机，从而设计支持中断的硬布线控制器，完成测试后用硬布线控制器替换cpu中的微程序控制器进行程序测试。

要求支持的指令如下表1-1：

表1-1 要求CPU支持的指令及描述

|  |  |  |  |
| --- | --- | --- | --- |
| 指令 | 汇编代码 | 指令类型 | 功能描述 |
| lw | lw,rt,imm(rs) | I型 | R[rd] ← M[R[rs1] + SignExt(imm)] |
| sw | sw,rt,imm(rs) | I型 | M[R[rs1] + SignExt(imm)] ← R[rs2 |
| beq | beq rs,rt,imm | I型 | if(R[rs1] == R[rs2]) PC ← PC + SignExt(imm) << 1 |
| addi | addi rt,rs,imm | I型 | R[rd] ← R[rs1] + SignExt(imm) |
| slt | slt rd,rs,rt | R型 | If (rs1 < rs2) R[rd] ← 1 else R[rd] ← 0 |
| eret | eret |  | PC←EPC，IE←1 |

## 

## 方案设计

### MIPS指令译码器设计

MIPS指令集中共有三种类型的指令，对应的指令格式如图1-1,1-2,1-3所示：




图 1 R型指令格式




图 2 I型指令格式



图 3 J型指令格式

其中R型指令的OP为0，通过区分func来判断R型指令的类型，而I和J型指令则可以通过OP字段进行区分。

在我们设计的CPU中共能够支持lw，sw，add，addi，slt，eret共六条指令，其中前四条为I型指令，slt为R型指令。故我们查询信号的26~31位即可获得I型和J型指令，对于R型指令slt，我们不光要判断OP=0，同时还要检测func字段是否满足slt要求。通过查询MIPS指令手册，我们获得了对应指令的指令字，因此通过logisim自带的比较器即可完成译码器设计：




图 4 指令译码器设计图

### 支持中断的微程序入口查找逻辑

任务是通过输入的信号，判断在取指的最后一个微程序完成后应跳转到的微程序 的地址。而表1对应的六个指令都以微程序的形式储存在控制存储器中，每条指令都有对应的地址，在设计之处便可以确定。因为我们这里填写图5对应的表格来获取每条指令对应的控制存储器中的地址，利用Excel表格自动生成逻辑表达式再通过logisim自动生成电路：




图 5 微程序入口查找逻辑设计表

### 支持中断的微程序条件判别测试逻辑

当一条微指令结束之后，我们需要根据微指令中的判别测试字段和条件反馈信息来生成后续地址。而当一条微指令执行完毕之后我们又有五种情况，分别是：

1. 顺序执行 --000
2. 微程序入口地址 --001
3. beq分支 --010
4. 中断周期响应 --011
5. 取址微程序 --100

将五种情况分别编码对应000~100，对应需要三位二进制来进行表示即S1，S2，S3。对于三个P信号的优先级标准为：在有P0判别测试信号时跳转到微程序入口地址；在有 P1 判别测试信号时，若 equal 信号为 1 跳 转到 beq 微指令地址，equal 为 0 时跳转到取指微程序入口；在有 P2 判别测试信号时，若有中断信号则跳转到中断入口否则跳转到取值微指令入口。

将对应的情况填入表格即可完成我们的条件判断逻辑设计：



图 6 判别测试逻辑设计

### 支持中断的微程序控制器设计

对于每一条指令，我们都将其分解为了多条微指令，而最终的目的则是在CPU的同一时钟控制下，在每一个时钟周期能够输出正确的微命令并实现对应的微操作，我们需要分析表1中给出的六个指令对应的机器周期中会执行什么操作，并将这些操作分配到一定的时钟周期中来完成。最终实现将一个指令拆分成多个微指令，每个微指令调用一些相容性的微命令在一个时钟周期内完成一些微操作。设计如图7：




图 7 微指令设计图

最终将对应的微指令保存至控制存储器中并连线实现微程序控制器设计如图8：




图 8 现代时序带中断微程序控制器电路图

由于实现微程序控制器使用的是计数法，所以我们的微指令设计中没有包含下址字段，同样我们在连接控制器的时候也不需要利用下址字段来进行跳转，而是通过添加一位判别位来利用判别字段和状态反馈信息来进行跳转。

对应1.2.3小节中的状态来反映跳转对应情况，我们这里利用多路选择器来分别进行跳转的区分。为了方便观察跳转目标可以参照下图12，跳转的状态用S2S1S0表示，当S2S1S0等于010时，说明进入beq分支，此时对于,即为15状态跳入16，因此地址为0X10。同理当S2S1S0等于011时说明进入中断，则对应状态26即为0X1a。S2S1S0为100时则说明选择进入取值微程序，则地址为0X0。

### 支持中断的微程序单总线CPU设计

对于CPU的连线大部分已经完成，需要我们自己完成的总共三步：

1. 将微程序控制器连入总线当中实现控制功能
2. 在RAM中加载sort-5-int.hex程序并最后成功运行
3. 在单总线数据通路中增加与中断相关的硬件模块

对于步骤一和二非常简单，不再赘述。对于步骤三，主要包括异常程序地址计数器EPC，中断使能寄存器IE，中断控制器等模块，需要在主电路中将这些模块进行有效连接，并在本关进行最终的联调，测试CPU是否能正常响应2个按键对应的中断服务程序。对于EPC保存现场使用一个寄存器EPC即可，难点在于找到对应中断处理程序的入口地址，这里我们选择用实验包里给的预装软件中的Mars4\_5来查看对应入口地址：



图 9 在当前文件夹打开终端运行Mars4\_5

再依照文件开头要求对环境进行设置，接着在settings选项打开 show labels window选项，就可以找到对应的中断程序入口地址：

add

图 10 中断程序入口地址

最终就能够完成与中断相关的硬件模块的设计：




图 11 中断硬件逻辑设计

### 支持中断的现代时序硬布线控制器状态机设计

设计该支持中断的硬布线控制状态机，我们需要首先明确状态总数和状态间的转移关系，因此我们直接通过状态图来获取信息：




图 12 支持中断的硬布线控制器状态图

从该图中我们可以很方便知道总共有28个状态以及这28个状态之间的转移图，所以我们利用将对应信息输入至Excel表格中并利用其自动生成次态逻辑表达式：





图 13 硬布线状态机状态转移表

### 支持中断的现代时序硬布线控制器设计

由于已经实现指令译码和现代时序状态机等模块，所以我们只需要将对应的指令译码信号以及状态信号准确的送入硬布线控制状态机中便可以得到下一阶段的状态，每个时钟周期进行状态的转换一次。最终连线效果如图：



### 支持中断的硬布线单总线CPU设计

将1.2.5中的微程序控制器换成1.2.7中设计的硬布线控制器，其余部分依照原本的连线逻辑和查找逻辑进行连接即可。




图 14 微程序控制器单总线CPU




图 15 硬布线控制器单总线CPU

## 实验步骤

1. 分析总体任务要求，将总体任务拆分成多个微小模块。
2. 针对每个任务方面进行针对性设计，对于复杂的状态设计借助Excel表格的功能自动生成表达式辅助完成设计，对并进行子电路封装使其能被总电路引用。
3. 将多个子电路进行组装联调形成最终电路并运行简单的排序程序sort-5-int.hex检测CPU能否正常工作。
4. 将CPU文件提交到头歌平台上进行测试。

## 故障与调试

### 判别测试逻辑出现问题

**故障现象：**在设计条件判别测试的时候，仅仅只考虑了部分情况，没有估计全体，比如在设计之初没有考虑到P2，P3，equal，Inter同时出现的问题，导致即使已经确定的情况的优先级，在这种情况下应当执行beq分支指令跳转到16，但是实际运行情况会显示跳转错误，进入中断周期分支。

**原因分析：**在设计判别测试逻辑时，为了优化部分行，选择将类似的判别结果综合起来放在一起，但是由于没有经过严格的计算和分析，最终导致出错。

**解决方案：**检查所有对应状态的转移是否均出现在我们的判别测试逻辑设计表中，增添对应缺少的项即可，最终修改完毕之后即为图6所示。

### 寄存器翻转设置错误

**故障现象：**在本地logisim完成微程序控制器设置之后，将文件提交到头歌进行测评，反馈发生错误，并且在每一个时钟周期输出两次，且第二次输出均为错误的值。

具体现象如图16：




图 16 控制器出错

**原因分析：**经过检查CPU总线的总体部分发现，在除了控制器之外的CPU的部分的所有寄存器，全部都是上升沿改变并锁存。故当我们设置微指令寄存器μAR为上升沿改变并锁存时，当时钟上升沿来到后，首先我们的微指令寄存器μAR会改变，经过组合逻辑之后导致对应的微指令改变，而此时还在上升沿，微指令的改变会导致CPU中其他寄存器的一同改变锁存，这一改变又会导致微指令寄存器的输入可能改变，我们无法保证当改变之后的值传递到当前的微指令寄存器时我们的微指令寄存器μAR是否已经完成锁存，所以有可能发生一个周期翻转两次的错误。

**解决方案：**将微指令寄存器改为下降沿触发，避开数据锁存和状态切换的过程，从而使得状态切换时其他寄存器的值暂时不变，而当其他寄存器的值在上升沿锁存时也不会影响微指令寄存器的状态切换。

### 中断请求设置出错

**故障现象：**中断的关闭和开启并不按照逻辑运行，无法实现中断控制，中断请求反馈出错。

**原因分析：**在单总线CPU中断实现逻辑中，寄存器IE值为0时代表关中断，值为1时代表开中断。而在我一开始的想法中是IE为1代表关中断，IE为0代表开中断，这就导致中断请求反馈发生错误，如图17，此时应当是关中断，但是中断请求却置1了。




图 17 中断请求发生错误

**解决方案：**纠正思维的逻辑错误和实际的单总线CPU实现之间的区别即可，即确保关中断让寄存器置0，开中断让寄存器置1，且寄存器置0时能够反馈中断请求，所以在寄存器输出端Q加一个非门即可实现置0开中断的需求。

## 测试与分析

### 简单运行sort-5-int.hex测试

将两种控制器分别替换至已经连接好的单总线数据通路中，加载sort-5-int.hex程序镜像至ROM中并运行测试，结果如下：




图 18 原始数据内容

将微程序控制器连接至单总线数据通路中并运行程序，不人为添加任何中断，最终运行完毕共执行252条指令，再次查看ROM中数据结果如图19：




图 19 微程序控制器排序结果

将硬布线控制器替换微程序控制器至数据通路中并运行程序，不人为添加任何中断，最终运行完毕共执行252条指令，结果如图20：




图 20 硬布线控制器排序结果

可以看到，两种控制器在字节0X80开始处均对数据进行了降序排序，且两者排序结果一致，相互佐证。

### 中断测试

1. 在执行排序程序时触发一次中断1

现象为中断控制器右侧第一个红灯亮一段时间，运行270条指令后停止，最终排序成功但是从0X90处开始连续八个字单元全部加一，如图21：

p1

图 21 触发一次中断1的执行结果

1. 在执行排序程序时连续触发两次中断1

现象同1相同，因为当触发中断1 时系统会关中断一段时间，而如果在此之后连续触发中断1 ，则不会接收到对应请求，所以现象同（1）相同。

1. 在执行排序程序时执行一次中断2

现象为中断控制器右侧第二个红灯亮一段时间，运行270条令后停止，最终排序成功但是从0Xa0处开始连续八个字单元全部加一，如图22：




图 22 触发一次中断2的执行结果

1. 在执行排序程序时触发多次中断1

我选择了执行间隔时间很长的三次中断1，保证中断不会被屏蔽，最后观察发现运行了318次，且最后从0X90开始连续八个单元全部加3，如图23：




图 23 触发三次中断1的执行结果

在以上测试中，均同时测试过硬布线控制器和微程序控制器，二者执行结果完全一致，足以证明二者设计在一定程度上符合要求。

## 实验总结

1. 完成了MIPS指令译码器设计，使其能够支持识别六条所需要执行的指令并进行判断区分。
2. 完成了支持中断的微程序入口查找逻辑设计和微程序条件判别测试逻辑。
3. 完成了支持中断的微程序控制器设计。
4. 完成了利用支持中断的微程序控制器实现的单总线CPU设计。
5. 实现了支持中断的现代时序硬布线控制器状态机设计。
6. 实现了支持中断的现代时序硬布线控制器设计。
7. 完成了利用支持中断的现代时序硬布线控制器的单总线CPU设计。
8. 成功在CPU上运行一个冒泡排序程序。
9. 实现了CPU对中断的处理。

## 实验心得

1. 实验的核心任务是设计一个支持中断机制的现代时序RISC-V单总线CPU，这对我来说既是挑战也是机遇。通过设计微程序控制器和硬布线控制器，并将它们分别应用于CPU，我学会了如何将抽象的理论知识转化为实际的电路设计。这种理论与实践的结合使我对计算机硬件有了更直观的认识，深刻理解了指令译码、状态转移和中断处理等核心概念。
2. 对logisim的使用更加熟悉，能够利用logisim自带的各个组件进行组装联调从而完成一个制定的功能部件。同时对logisim中自带的各种逻辑门和各种运算器如选择器译码器等有了更加深刻的理解。
3. 在这次计算机组成原理实验中，我收获颇丰，不仅提高了理论知识的掌握程度，更增强了动手实践能力。通过对现代时序RISC-V单总线CPU的设计和实现，使我对计算机组成原理有了更加深入的理解。
4. 实验过程中，难免会遇到各种问题。例如，在设计条件判别测试逻辑时，由于初期设计不够完善，导致了优先级判断错误，从而引发了跳转错误。通过仔细检查和分析，我逐一找出了问题的根源并加以修正。这一过程不仅锻炼了我的逻辑思维能力，也培养了我解决问题的耐心和细致程度​​。
5. 通过这次实验，我不仅巩固了计算机组成原理的相关知识，还提升了动手实践能力和解决问题的能力。更重要的是，我学会了如何在面对复杂问题时，通过细致的分析和查找来找到解决方案。这些收获将对我今后的学习和职业发展产生深远的影响。
6. 这个实验让我亲手搭建了简单的CPU模型，通过手动操作模拟了指令的取指、译码等阶段。我深刻理解了指令在CPU中是如何一步步被处理的，也体会到了CPU设计的复杂性和精妙之处。

|  |
| --- |
| 一、原创性声明 |
| 本人郑重声明本报告内容，是由作者本人独立完成的。有关观点、方法、数据和文献等的引用已在文中指出。除文中已注明引用的内容外，本报告不包含任何其他个人或集体已经公开发表的作品成果，不存在剽窃、抄袭行为。  特此声明！  **作者签字: asd** |
| 二、对课程实验的学术评语（教师填写） |
|  |
| 三、对课程实验的评分（教师填写） |
| |  |  |  |  |  | | --- | --- | --- | --- | --- | | 评分项目  （分值） | 课程目标1  工具应用  （10分） | 课程目标2  设计实现  （70分） | 课程目标3  验收与报告  （20分） | 最终评定  （100分） | | 得分 |  |  |  |  | |
| **指导教师签字:** |