

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ  
ОБРАЗОВАТЕЛЬНОЕ  
УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ  
МОСКОВСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ  
(НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ)  
ФИЗТЕХ-ШКОЛА РАДИОТЕХНИКИ И КИБЕРНЕТИКИ

## Homework 3: Q/A

Работу выполнил:  
Шурыгин Антон Алексеевич, группа М01-306

Долгопрудный, 2024

## Содержание

1	Вопрос	3
2	Вопрос	4
3	Вопрос	5
4	Вопрос	6
5	Вопрос	7
6	Вопрос	8
7	Вопрос	9
8	Вопрос	10
9	Вопрос	11
10	Вопрос	12

# 1 Вопрос

Q: Объясните смысл и напишите формулы для следующих метрик про производительности процессора IPC, CPI, Performance, Dynamic Power  
A:

1. IPC – среднее число инструкций за такт.
2. CPI – среднее число тактов на выполнение одной инструкции.
3. Performance – скорость исполнения инструкций.
4. Dynamic power – затраты энергии на перезарядку паразитных емкостей при переключении транзисторов в процессоре.

$$IPC = \frac{\text{instructions count}}{\text{clock cycles}} \quad (1)$$

$$CPI = \frac{1}{IPC} \quad (2)$$

$$\text{Performance} = \frac{1}{\text{Time}} = \frac{1}{N_{\text{instrs}} \cdot CPI \cdot T_{\text{cycle}}} = \frac{1}{N_{\text{instrs}}} \cdot IPC \cdot f \quad (3)$$

$$\text{DynamicPower} = \frac{C_{\text{eff}} \cdot (V_{\text{dd}})^2 \cdot f \cdot \alpha}{2} \quad (4)$$

, где  $\alpha$  – частота переключения транзистора,  $f$  – тактовая частота.

## 2 Вопрос

Q: Что такое суперскалярный (superscalar) процессор?

А: Суперскалярный (superscalar) процессор - процессор, способный выполнять две и более инструкций за такт за счет нескольких одинаковых вычислительных устройств, независимо обрабатывающих инструкции одного потока.

### 3 Вопрос

Q: Какие типы зависимостей по данным существуют? Приведите примеры аппаратных оптимизаций, которые позволяют сократить связанные задержки или разрешить каждый тип зависимостей

A:

## 4 Вопрос

Q: С какой целью инструкцию Store разделяют на микро-операции STA (Store address calculation) и STD (Store data calculation) ?

A:

1. STA – микрооперация, позволяющая вычислить адрес STORE инструкции
2. STD – микрооперация, позволяющая вычислить данные STORE инструкции

В идеальном процессе исполнения программы зависимости между STORE и LOAD минимальны. Откуда вообще берутся зависимости? Например, зависимость между STORE и LOAD существуют, если адреса обращения в память инструкций пересекаются. В простом случае исполнения STORE адрес, по которому происходит загрузка в память, не известен до тех пор, пока не будут готовы данные для записи. Микрооперация STA позволяет вычислить адрес обращения в память, пока еще не вычислены данные. Таким образом, получается уменьшить число STORE и LOAD зависимостей.

## 5 Вопрос

Q: Объясните назначение и функции следующих аппаратных структур: ROB, Scheduler Queue (Issue Queue, Reservation Station), RAT, PRF, Load Buffer, Store Buffer

A:

1. ROB, re-order buffer – буфер для хранения последовательного порядка инструкции при Out Of Order исполнении. При ООО инструкции исполняются непоследовательно, однако порядок исполнения важен и нужен, чтобы знать архитектурное состояние. Таким образом, re-order buffer обеспечивает спекулятивное исполнение инструкций. Инструкция вытесняется из ROB, обновляя архитектурное состояние, если она была исполнена и последняя в буфере.
2. Scheduler Queue –
3. RAT – таблица соответствия физических и логических регистров, используемых при алгоритме переименования регистров.
4. PRF – Physical Register File, регистровый файл, в котором описаны все физические регистры процессора.
5. Load Buffer, Store Buffer – буферы для хранения STORE и LOAD инструкций, которые обеспечивают разрешение зависимостей по данным между STORE и LOAD.

## 6 Вопрос

Q: Пусть каждая 5-ая инструкция в процессоре это Branch. Предсказатель переходов имеет точность 90%. Оцените, ROV какого максимального размера имеет смысл для такого процессора.

A:



## 7 Вопрос

Q: Что такое Memory Disambiguation?

A:

## 8 Вопрос

Q: В чем заключается проблема со спекулятивным исполнением Store инструкций?

A:

## 9 Вопрос

Q: Что такое Store forwarding и Load speculation в ООО процессоре?

A:

## 10 Вопрос

Q: Что такое Simultaneous Multithreading?

A: