ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ АВТОНОМНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ МОСКОВСКИЙ ФИЗИКО-ТЕХНИЧЕСКИЙ ИНСТИТУТ (НАЦИОНАЛЬНЫЙ ИССЛЕДОВАТЕЛЬСКИЙ УНИВЕРСИТЕТ) ФИЗТЕХ-ШКОЛА РАДИОТЕХНИКИ И КИБЕРНЕТИКИ

Homework 3: Q/A

Работу выполнил: Шурыгин Антон Алексеевич, группа М01-306 Долгопрудный, 2024

Содержание

1	Вопрос	3
2	Вопрос	4
3	Вопрос	5
4	Вопрос	6
5	Вопрос	7
6	Вопрос	8
7	Вопрос	9
8	Вопрос	10
9	Вопрос	11
10	Вопрос	12

 \mathbf{Q} : Объясните смысл и напишите формулы для следующих метрик про изводительности процессора IPC, CPI, Performance, Dynamic Power \mathbf{A} :

- 1. ІРС среднее число инструкций за такт.
- 2. СРІ среднее число тактов на выполнение одной инструкции.
- 3. Performance скорость исполнения инструкций.
- 4. Dynamic power затраты энергии на перезарядку паразитных емкостей при переключении транзистров в процессоре.

$$IPC = \frac{instructions\ count}{clock\ cycles} \tag{1}$$

$$CPI = \frac{1}{IPC} \tag{2}$$

$$Perfomance = \frac{1}{Time} = \frac{1}{N_{instrs} \cdot CPI \cdot T_{cycle}} = \frac{1}{N_{instrs}} \cdot IPC \ cdotf \quad (3)$$

DynamicPower =
$$\frac{C_{eff} \cdot (V_{dd})^2 \cdot f \cdot a}{2}$$
 (4)

, где a – частота переключения транзистора, f – тактовая частота.

Q: Что такое суперскалярный (superscalar) процессор?

А: Суперскалярный (superscalar) процессор - процессор, способный выпонлять две и более инструкций за такт за счет нескольких одинаковых вычислительных устройств, незаивисимо обрабатывающих инструкции одного потока.

 ${f Q}$: Какие типы зависимостей по данным существуют? Приведите приме ры аппаратных оптимизаций, которые позволяют сократить связан ные задержки или разрешить каждый тип зависимостей

Q: С какой целью инструкцию Store разделяют на микро-операции STA (Store address calculation) и STD (Store data calculation)?

A:

- 1. STA микрооперация, позволяющая вычислить адрес STORE инструкции
- 2. STD микрооперация, позволяющая вычислить данные STORE инструкции

В идеальном процессе исполнения програаммы зависимости между STORE и LOAD минимальны. Откуда вообще берутся зависимости? Наприимер, зависимость между STORE и LOAD существуют, если адреса обращения в память инструкций пересекаются. В простом случае исполнения STORE адрес, по которому происходит загрузка в память, не известен до тех пор, пока не будут готовы данные для записи. Микрооперация STA позволяет вычилсить адрес обращения в память, пока еще не вычислены данные. Таким образом, полуцчается уменьшить число STORE и LOAD зависимостей.

Q: Объясните назначение и функции следующих аппаратных структур: ROB, Scheduler Queue (Issue Queue, Reservation Station), RAT, PRF, Load Buffer, Store Buffer

- ROB, re-order buffer буфер для хранения последовательного порядка инструкции при Out Of Order исполнении. При OOO инструкции исполняются непоследовательно, однако порядок исполнения важен и нужен, чтобы знать архитектурное состояние. Таким обзазом, re-order buffer обеспечивает спекулятивное инструкций. Инструкция вытесняется из ROB, обновляя архитектурное состяоне, если она была исполнена и последняя в буфере.
- 2. Scheduler Queue -
- 3. RAT таблица соотвествия физических и логических регистров, используемых при алгоритме переименования регистров.
- 4. PRF Physical Register File, регистровый файл, в котором описаны все физические регистры процессора.
- 5. Load Buffer, Store Buffer буферы для хранения STORE и LOAD инструкций, которые обеспечивают разрешение заивисмостей по данным между STORE и LOAD.

 ${f Q}$: Пусть каждая 5-ая инструкция в процессоре это Branch. Предсказатель переходов имеет точность 90%. Оцените, ROB какого максимального размера имеет смысл для такого процессора.

 \mathbf{Q} : Что такое Memory Disambiguation?

 $\mathbf{Q}\text{:}\ \ B$ чем заключается проблема со спекулятивным исполнением Store инструкций?

 $\mathbf{Q} \colon$ Что такое Store forwarding и Load speculation в ООО процессоре?

 \mathbf{Q} : Что такое Simultaneous Multithreading?