

#### 实验05 使用Vivado进行仿真

2022/11/03


## 实验安排

#### 数字电路实验关键时间节点

时间	实验发布(23: 59前)	实验讲解(上课时间)	检查截止(21:30前)	报告提交截止(23:59前)
第四周(09.22)	实验01_Logisim入门			
第五周 (09. 29)	实验02_简单组合逻辑电路	实验01_Logisim入门		
第七周(10.13)	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路	实验01_Logisim入门	
第八周(10.20)	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路	实验01_Logisim入门
第九周(10.27)	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路	实验02_简单组合逻辑电路
第十周(11.03)	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言	实验03_简单时序逻辑电路
十一周 (11.10)	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真	实验04_Verilog硬件描述语言
十二周 (11.17)	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合	实验05_使用Vivado进行仿真
十三周 (11.24)	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核	实验06_FPGA原理及Vivado综合
十四周(12.01)	实验10_综合实验	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机	实验07_FPGA实验平台及IP核
十五周 (12.08)		实验10_综合实验	实验09_竞争冒险及流水线技术	实验08_信号处理及有限状态机
十六周 (12.15)			实验10_综合实验	实验09_竞争冒险及流水线技术
十七周 (12. 22)				实验10_综合实验

## 实验目的

- 熟悉Vivado软件的下载、安装及使用
- 学习使用Verilog编写仿真文件
- 学习使用Verilog进行仿真,查看并分析波形文件



### 实验环境

- 远程虚拟机平台: vlab.ustc.edu.cn
- 赛灵思FPGA集成开发环境: Vivado
- Verilog在线测评系统: verilogoj.ustc.edu.cn
- https://hdlbits.01xz.net/wiki/Main\_Page

- 直接使用VLAB平台环境
  - ■使用默认系统镜像
- 自行下载并安装Vivado
  - https://vlab.ustc.edu. cn/docs/downloads/
  - https://china.xilinx.co m/products/designtools/vivado/vivadoml.html
- 使用实验室预装环境
  - ■使用硬件课程模板



#### 资源下载

- Git for Windows 最新版本: GitHub Releases / 清华大学 TUNA 镜像站
- Java 8 运行环境: Windows 64 位 / Mac OS X 10.7.3+
- Logisim (v2.7.1, 需要 Java): Windows / macOS 10.12+ / Java JAR
- TigerVNC 客户端 (v1.11.0) Windows (64 位) / macOS / Java JAR
- RealVNC 客户端 (v6.20.113): Windows / macOS 10.12+
- Vivado Design Suite HLx Editions 2016.3: 全平台 (tar.gz 压缩包,大小 21 GB)
- Vivado Design Suite HLx Editions 2019.1: 全平台 (tar.gz 压缩包,大小 21 GB)

♠ / 开发者工具 / Vivado 概述 / Vivado ML



#### Vivado ML

by: Xilinx, Inc

£ XILINX.


免费下载 Vivado® ML 标准版。 购买企业版 (起价为 2995 美元)。

Edition:


标准

Download from Download Center


#### ■ 建立Vivado工程



#### ■ Vivado工作主页面介绍



- 向工程中添加文件
  - ■设计源文件、仿真文件、约束文件都通过该方式添加




```
Project Manager - lab05
                  ? _ 🗆 🗗 🗡
                                 E Project Summary X 100 lab05.v X 100 test bench.v * X
Sources
                                   E:/code/lab05/lab05.srcs/sim_1/new/test_bench.v
□··· Design Sources (1)
                                         timescale lns / lps
                                 ..... (lab05. v)
                                        module test bench();
m Constraints
   constrs 1
                                                   [3:0] a, b, c, d;
                                    24 reg
□ □ Simulation Sources (1)
   [1:0] sel:
                                    25
                                        reg
     ..... 1ab05 - lab05 (lab05.v)
                                    26 wire
                                               [3:0]
                                                              0:
                                        lab05 lab05(.a(a)..b(b)..c(c)..d(d)..sel(sel)..o(o)):
                                        initial
                                    28
                                        begin
                                                   a = 4'h1: b = 4'h5: c = 4'h8: d = 4'hF: sel = 2'h0:
                                    30
                                              \#20 \text{ a} = 4' \text{ h1}; \text{ b} = 4' \text{ h5}; \text{ c} = 4' \text{ h8}; \text{ d} = 4' \text{ hF}; \text{ sel} = 2' \text{ h1};
                                    31
Hierarchy Libraries Compile Order
                                              \#20 \text{ a} = 4' \text{ h1}: b = 4' h5 : c = 4' h8 : d = 4' hF: sel = 2' h2:
                                    32
                                              \#20 \text{ a} = 4' \text{ h1}: b = 4' h5 : c = 4' h8 : d = 4' hF: sel = 2' h3:
Source File Properties ? _ _ _ X
                                              #20 a = 4'h1; b = 4'h5; c = 4'h8; d = 4'h6; sel = 2'h3:
                                    34
🥶 test_bench. v
                                    35
                                              #20 $finish:

▼ Enabled

                                    36
                                       end
 Location:
              E:/code/lab05/lab0
                                        endmodule
 Type:
              Verilog
```

#### ■ 仿真并查看波形



```
module tb();
module test(
                                                 [7:0] a,b;
                                            reg
input [7:0] a,b,
                                            initial
output [7:0] c,d,e,f,g,h,i,j,k );
                                            begin
                                              a = 0;
assign c = a \& b;
                                              b = 0:
                                              #100
assign d = a \mid b;
                                              a = 100:
assign e = a \wedge b;
                                              b = 255;
                                              repeat(10)
assign f = \sim a;
                                              begin
                                                #100;
assign g = \{a[3:0], b[3:0]\};
                                                a = $random % 256;
                                                b = $random % 256;
assign h = a \gg 3;
                                              end
assign i = &b;
                                            end
assign j = (a > b) ? a : b;
                                            test test(
                                            .a(a),
assign k = a - b;
                                            .b(b));
                                            endmodule
endmodule
```

### 实验内容

- 按时完成实验指导书上的所有题目
- 按时提交实验报告
- 登录verilogoj.ustc.edu.cn练习Verilog设计及仿真语法(选做)

# 谢谢!