**中国科学技术大学计算机学院**

**《数字电路实验》报告**



实验题目：FPGA 原理及 Vivado 综合

学生姓名：陈鸿绪

学生学号：PB21000224

完成日期：11.12

计算机实验教学中心制

2020年09月

【实验题目】

FPGA 原理及 Vivado 综合

【实验目的】

了解 FPGA 工作原理；

了解 Verilog 文件和约束文件在 FPGA 开发中的作用；

学会使用 Vivado 进行 FPGA 开发的完整流程；

【实验环境】

VLAB 平台： vlab.ustc.edu.cn

FPGAOL 实验平台：fpgaol.ustc.edu.cn

Logisim Vivado 工具

【实验练习】

T1. 请通过实验中给出的可编程逻辑单元、交叉互连矩阵及 IOB 电路图，实现如下代码，并将其输出到引脚 B 上。给出配置数据和电路截图。


module test(input clk,output reg a);

always@(posedge clk)


a <= a ^ 1’b1;


endmodule

[解]：配置数据与电路截图如下图所示：




T2. 实验中的开关和 LED 的对应关系是相反的，即最左侧的开关控制最右侧的 LED，最右侧的开关控制最左侧的 LED，请修改实验中给出的 XDC 文件，使开关和 LED 一一对应（最左侧的开关控制最左侧 的 LED），如下图所示。



[解]：修改后文件如下图所示：

修改XDC文件结束后，生成bit文件，烧写到FPGA内，拨动8个虚拟开关，观察LED运行状态如下图所示：



可以发现修改后的开关与LED是一一对应的。

T3. 设计一个 30 位计数器，每个时钟周期加 1，用右侧的 8 个 LED 表示计数器的高 8 位，观察实际运行结果。将该计数器改成 32 位，将高 8 位输出到 LED，与前面的运行结果进行对比，分析结果及时钟信号在其中所起的作用。

[解]：首先Verilog写出30位计数器的设计文件，代码如下：

**module test1(**

**input clk,rst,**

**output reg [7:0] led**

**);**

**reg [29:0] temp=0;//若为32位计数器，将29改为31**

**always@(posedge clk or posedge rst)**

**begin**

**if(rst)**

**begin**

**temp=0;**

**led = 8'b0;**

**end**

**else**

**begin**

**temp=temp+1;**


**led=temp[29:22];**

**//32位计数器需要将29、22分别改为31，24**

**end**

**end**

**endmodule**

****编写XDC文件，文件代码截屏如下：

生成bit文件，烧写到FPGA内，观察LED的运行状态：

发现LED灯首先亮一盏，其次依次亮两盏，然后依次亮三盏（均为从左往右）．．．最后八盏灯依次亮起，不断重复以上过程。

对３２位的计数器，Verilog代码只需要按照注释修改以上代码的若干数，而XDC文件不需要改变。LED运行结果与３０位几乎相同，不同的是LED灯亮的时间间隔会稍长一些。

时钟信号作用：1.由于不同位数的计数器的高位对齐的相同位增加１所需要的时钟周期不同，所以时钟信号会使两个计数器对应的LED依次亮的时间间隔的不同显现出来。2.由于每个时钟周期计数器都会加1，故时钟信号会使LED灯亮的频率下降，使得更好观察。

【总结与思考】

总结：我了解了 FPGA 工作原理；并懂得了 Verilog 文件和约束文件在 FPGA 开发中的作用；同时学会了使用 Vivado 进行 FPGA 开发的完整流程；