/pdm-synth

sin-wave generator for FPGA
  1. VHDL 99.4%
  2. Other 0.6%
Branch: master
Find file
Clone or download

Clone with HTTPS

Use Git or checkout with SVN using the web URL.

Download ZIP

Launching GitHub Desktop...

If nothing happens, download GitHub Desktop and try again.

Launching GitHub Desktop...

If nothing happens, download GitHub Desktop and try again.

Launching Xcode...

If nothing happens, download Xcode and try again.

Launching Visual Studio...

If nothing happens, download the GitHub extension for Visual Studio and try again.

Fetching latest commit…
Cannot retrieve the latest commit at this time.
Permalink
Type Name Latest commit message Commit time
Failed to load latest commit information.
Oscillator_Test_VHDL
PDM_Synth
sigma_delta_converter
sw2target_downclk
readme.md

readme.md

PDMを用いたシンセサイザーもどき

概要

タイトルの通りです．現在はsin波を吐き出すマシーンとして動作してます．

動作環境

  • DE0-CV

回路図

準備中ですが、要はCRフィルタです．

ここに載っけてるコード

  • Test_oscフォルダに入ってるコードに関しては、発音テスト用で組んだコード．

  • PDM_Synthフォルダに入ってるものが実際に組んだものです．

  • sigma_delta_converterはpythonでPDMを吐き出すもの．

  • sw2target_downclkは入力からダウンクロック周波数を指定するVHDLコードを生成するもの