


Modo Protegido

Gestión de interrupciones




- ❑ En cualquiera de los modos de trabajo del procesador, las interrupciones se identifican mediante un número de un byte llamado **tipo**.
 - ❏ Acompaña al código de operación en la instrucción **INT type**, para el caso de las interrupciones por software, por ejemplo **INT 80h**
 - ❏ Es provisto por el hardware en interrupciones que ingresan por el pin **INTR** del procesador.
 - ❏ Está asociado al pin **NMI (tipo 2)**
 - ❏ Está asociado a una instrucción (**INTO**, por ejemplo, genera una interrupción de **tipo 4**).
- ❑ Tiene 256 tipos diferentes de interrupción.
- ❑ El sistema de interrupciones fundado por el 8086, es en este sentido idéntico en sus sucesores, hasta los procesadores Core2Duo actuales.

- ❑ En modo protegido existe una tabla llamada IDT (Interrupt Descriptor Table), que a diferencia del Modo Real, no almacena vectores de interrupción, sino que como su nombre lo indica almacena Descriptores.
- ❑ Esta tabla tiene únicamente 256 entradas, ya que esa es la cantidad de tipos de interrupciones diferentes que maneja el microprocesador.

Registro IDTR





- ❑ Las entradas de la IDT, corresponden a tres tipos de descriptores.
- ❑ En los tres caso se trata de descriptores de Sistema (Bit S=0 en el descriptor)
- ❑ **No se puede definir en la IDT un descriptor de segmento de datos ni de código.**
- ❑ Los tipos de descriptor posibles en la IDT son:
 - Interrupt Gate
 - Trap Gate
 - Task Gate



Tipos de descriptores en la IDT:

Intel® 64 and IA-32 Architectures Software Developer's Manual Volume 3A: System Programming Guide, Part 1, Capítulo 6





Vector No.	Mne-monic	Description	Type	Error Code	Source
0	#DE	Divide Error	Fault	No	DIV and IDIV instructions.
1	#DB	RESERVED	Fault/Trap	No	For Intel use only.
2	—	NMI Interrupt	Interrupt	No	Nonmaskable external interrupt.
3	#BP	Breakpoint	Trap	No	INT 3 instruction.
4	#OF	Overflow	Trap	No	INTO instruction.
5	#BR	BOUND Range Exceeded	Fault	No	BOUND instruction.
6	#UD	Invalid Opcode (Undefined Opcode)	Fault	No	UD2 instruction or reserved opcode. ¹
7	#NM	Device Not Available (No Math Coprocessor)	Fault	No	Floating-point or WAIT/FWAIT instruction.
8	#DF	Double Fault	Abort	Yes (Zero)	Any instruction that can generate an exception, an NMI, or an INTR.
9		Coprocessor Segment Overrun (reserved)	Fault	No	Floating-point instruction. ²
10	#TS	Invalid TSS	Fault	Yes	Task switch or TSS access.
11	#NP	Segment Not Present	Fault	Yes	Loading segment registers or accessing system segments.
12	#SS	Stack-Segment Fault	Fault	Yes	Stack operations and SS register loads.
13	#GP	General Protection	Fault	Yes	Any memory reference and other protection checks.
14	#PF	Page Fault	Fault	Yes	Any memory reference.
15	—	(Intel reserved. Do not use.)	No		
16	#MF	x87 FPU Floating-Point Error (Math Fault)	Fault	No	x87 FPU floating-point or WAIT/FWAIT instruction.
17	#AC	Alignment Check	Fault	Yes (Zero)	Any data reference in memory. ³
18	#MC	Machine Check	Abort	No	Error codes (if any) and source are model dependent. ⁴
19	#XF	SIMD Floating-Point Exception	Fault	No	SSE/SSE2/SSE3 floating-point instructions ⁵
20-31	—	Intel reserved. Do not use.			
32-255	—	User Defined (Nonreserved) Interrupts	Interrupt		External interrupt or INT n instruction.

Notas:

1. La instrucción UD2 fue introducida con el procesador Pentium Pro.
2. Los procesadores IA-32 posteriores al Intel386 no generan esta excepción.
3. Esta excepción fue introducida en el procesador Intel486.
4. Esta excepción fue introducida en el procesador Pentium y mejorada en la familia de procesadores P6.
5. Esta excepción fue introducida en el procesador Pentium III.

- ❑ **Fault:** Excepción que puede corregirse permitiendo al programa retomar la ejecución de esa instrucción sin perder continuidad. El procesador guarda en la pila la dirección de la instrucción que produjo la falla.
- ❑ **Traps:** Excepción producida inmediatamente a continuación de una instrucción de trap. Algunas permiten al procesador retomar la ejecución sin perder continuidad. Otras no. El procesador guarda en la pila la dirección de la instrucción a ejecutarse luego de la instrucción trapeada.
- ❑ **Aborts:** Excepción que no siempre puede determinar la instrucción que la causó, ni permite recuperar la ejecución de la tarea que la causó. Reporta errores severos de hardware o inconsistencias en tablas del sistema.