

Interrupciones 80x86

Hay tres clases de interrupción: por hardware, por software e internas (a las dos últimas también se las llama "excepciones"). En primera instancia veremos el caso de interrupciones por hardware: Como se mencionó anteriormente, el 8086/8088 tiene dos entradas de solicitud de interrupción: NMI e INTR y una de reconocimiento (INTA). La gran mayoría de las fuentes de interrupción se conectan al pin INTR, ya que esto permite enmascarar las interrupciones (el NMI no). Para facilitar esta conexión, se utiliza el circuito integrado controlador de interrupciones, que tiene el código 8259A. Este chip tiene, entre otras cosas, ocho patas para sendas fuentes de interrupción (IRQ0 - IRQ7), ocho para el bus de datos (D0 - D7), una salida de INTR y una entrada de INTA. Esto permite una conexión directa con el 8088/8086. Al ocurrir una petición de alguna de las ocho fuentes, el 8259A activa la pata INTR. Al terminar de ejecutar la instrucción en curso, el microprocesador activa la pata INTA, lo que provoca que el 8259A envíe por el bus de datos un número de ocho bits (de 0 a 255) llamado tipo de interrupción (programable por el usuario durante la inicialización del 8259A), que el 8086/8088 utiliza para saber cuál es la fuente de interrupción. A continuación, busca en la tabla de vectores de interrupción la dirección del manejador de interrupción (interrupt handler). Esto se hace de la siguiente manera. Se multiplica el tipo de interrupción por cuatro, y se toman los cuatro bytes que se encuentran a partir de esa dirección. Los dos primeros indican el offset y los dos últimos el segmento del manejador, como se muestra a continuación.

Posición memoria	00	02	04	06	08	0A	0C	0E	10	12	...	3FC	3FE
	IP	CS	IP	CS	IP	CS	IP	CS	IP	CS		IP	CS
Tipo de interrupción	00		01		02		03		04		FF		

Como se puede observar, la tabla ocupa el primer kilobyte de memoria (256 tipos * 4 bytes/tipo = 1024 bytes). Una vez que se pusieron en la pila los flags, CS e IP (en ese orden), la CPU hace $IF \leftarrow 0$ (deshabilita interrupciones) y $TF \leftarrow 0$ (deshabilita la ejecución de instrucciones paso a paso) para que el manejador de interrupción no sea interrumpido, y carga IP y CS con los valores hallados en la tabla, con lo que se transfiere el control al manejador de interrupción, que es el procedimiento encargado de atender la fuente de interrupción. Luego de haber hecho su trabajo, el manejador debe terminar indicándole al controlador de interrupciones que ya fue atendido el pedido y finalmente deberá estar la instrucción IRET, que restaura los valores de los registros IP, CS y el registro de indicadores. El manejador debe poner en la pila todos los registros que use y restaurar sus valores antes de salir (en orden inverso al de su introducción en la pila), en caso contrario el sistema corre peligro de "colgarse", ya que, al ocurrir la interrupción en cualquier momento de la ejecución del programa, se cambiarían los valores de los registros en el momento menos esperado, con consecuencias imprevisibles.

Las interrupciones por software ocurren cuando se ejecuta la instrucción INT tipo. De esta manera se pueden simular interrupciones durante la depuración de un programa. El tipo de interrupción (para poder buscar el vector en la tabla) aparece en la misma instrucción como una constante de 8 bits. Muchos sistemas operativos (programas que actúan a modo de interfaz entre los programas de los usuarios (llamados también "aplicaciones") y el hardware del sistema) utilizan esta instrucción para llamadas a servicios, lo que permite no tener que conocer la dirección absoluta del servicio, permitiendo cambios en el sistema operativo sin tener que cambiar los programas que lo ejecutan. De esta manera, una de las primeras operaciones que debe realizar dicho sistema operativo es inicializar la tabla de vectores de interrupción con los valores apropiados. Existen algunas interrupciones predefinidas, de uso exclusivo del

microprocesador, por lo que no es recomendable utilizar estos tipos de interrupción para interrupciones por hardware o software.

- Tipo 0: Ocurre cuando se divide por cero o el cociente es mayor que el valor máximo que permite el destino.

- Tipo 1: Ocurre después de ejecutar una instrucción si TF (Trap Flag) vale 1. Esto permite la ejecución de un programa paso a paso, lo que es muy útil para la depuración de programas.

- Tipo 2: Ocurre cuando se activa la pata NMI (interrupción no enmascarable).

- Tipo 3: Existe una instrucción INT que ocupa un sólo byte, que es la correspondiente a este tipo. En los programas depuradores (debuggers) (tales como Debug, CodeView, Turbo Debugger, etc.), se utiliza esta instrucción como punto de parada (para ejecutar un programa hasta una determinada dirección, fijada por el usuario del depurador, se inserta esta instrucción en la dirección correspondiente a la parada y se lanza la ejecución. Cuando el CS:IP apunte a esta dirección se ejecutará la INT 3, lo que devolverá el control del procesador al depurador). Debido a esto, si se le ordena al depurador que ejecute el programa hasta una determinada dirección en ROM (memoria de sólo lectura) (por ejemplo, para ver cómo funciona una subrutina almacenada en dicha memoria), la ejecución seguirá sin parar allí (ya que la instrucción INT 3 no se pudo escribir sobre el programa). En el 80386, con su elaborado hardware de ayuda para la depuración, se puede poner un punto de parada en ROM.

- Tipo 4: Ocurre cuando se ejecuta la instrucción de interrupción condicional INTO y el flag OF (Overflow Flag) vale 1.

- Los tipos 5 a 31 (1F en hexadecimal) están reservados para interrupciones internas (también llamados "excepciones") de futuros microprocesadores.

Prioridad entre diferentes fuentes de interrupción: 1) Error de división, INT n (no enmascarable), INTO. 2) NMI (no enmascarable). 3) INTR (enmascarable mediante IF). 4) Ejecución paso a paso (enmascarable mediante TF).

Importante:

LECTURA OBLIGATORIA: CAP 12 – CAP 13 – CAP 15 – CAP 16 del Libro:

LENGUAJE ASSEMBLER MICROPROCESADOR INTEL 8088-8086

Cap. 12 Interrupciones

Cap. 13 Comienzo y terminación de Programas

Cap. 15 La Pantalla

Cap. 16 El Teclado

La finalidad de la lectura de estos 4 capítulos radica en que allí se encuentran ejemplos que permiten interpretar los ejercicios en Modo Real que utilizan los diferentes tipos de interrupciones. En clase Virtual y en tiempo real aplicaremos algunos de estos ejemplos con el fin de fijar conceptos y formas de uso.


Link de material solicitado de lectura Obligatoria:

<https://www.dropbox.com/s/rjlvifderxkinii/Cap%2012%20-%20Cap%2013%20-%20Cap%2014%20-%20Cap%2016%20%20Assembler%208086.pdf?dl=0>

Link de Libro Completo:


<https://www.dropbox.com/s/5ta629eq8gb096o/7.-%20Lenguaje%20Assembler%208086%20-%20Microprocesador%20Intel%208086.pdf?dl=0>


Hardware 80x86 – Modo mínimo y Modo Máximo



El 8086 puede configurarse de dos formas distintas: el modo máximo y el modo mínimo. El modo queda determinado al colocar el terminal MN/MX a tierra o a la tensión de alimentación. En modo mínimo no admite la multitarea, mientras que en modo máximo es capaz de soportar un bus local, para ampliar directamente el 8086, y un bus de sistema MULTIBUS, que permite configuraciones con varios procesadores, más concretamente el 8086 debe estar en modo máximo si quiere trabajar en colaboración con el procesador de datos 8087 y el procesador de entrada / salida 8089. En el modo máximo, el 8086 depende de otros chips adicionales como es el controlador de bus 8288 para generar el conjunto completo de señales de control de bus. El modo mínimo permite al 8086 trabajar de una forma más autónoma.

Las siguientes figuras muestran un resumen de ambos modos de trabajo:





Notamos de los diagramas que; **Capacidad de Direccionamiento = $2^{20} = 1$ Mbyte, además su Bus de Datos es de 16 bits.**

En ambos modos, las señales del 8086 se pueden agrupar de la siguiente manera:

- Alimentación
- Reloj
- Control y estado
- Direcciones
- Datos

Hay tres terminales para la alimentación: tierra (GND) en los terminales 1 y 20, y una tensión de entrada de 5 voltios (Vcc) en el terminal 40. El terminal de tierra es tierra a la vez para la alimentación y para las señales. Cuenta con una entrada de la señal de reloj (CLK) en el terminal 19. El 8086 cuenta con 20 bits de dirección. Los 4 bits más significativos de la dirección comparten terminales con algunas de las señales de estado. Los 16 bits menos significativos son multiplexados tanto para las direcciones como para los datos, es decir, en ciertos instantes tales terminales conducen parte de una dirección, y en otros son transmitidos los datos. Estos terminales pueden llevar información de una dirección e información sobre el estado y los datos. El latch 8282 está diseñado para seleccionar la información sobre la dirección de dichos terminales en el instante preciso e ignorar lo referente al estado y los datos.

Hay varios grupos de control y señales de estado. El terminal MN / MX controla si el procesador está en modo mínimo o máximo, conectándolo a tierra o a una tensión de 5 voltios. Del S0 al S7 son señales de estado en los terminales 26, 27, 28, 38, 37, 36, 35, 34 respectivamente. En ciertos momentos son salidas del procesador. En otros momentos aparecen otras señales distintas en los mismos terminales. Mirando el estado pueden decirse cosas tales como el tipo de acceso al bus (lectura o escritura, memoria o E/S), el registro de segmento en uso y el estado del sistema de interrupciones. S0, S1 y S2 son sólo accesibles en modo máximo, en cuyo caso se introducen en los chips controladores de bus 8288. Estas señales decodifican el estado del procesador, de acuerdo con la siguiente tabla.

S2	S1	S0	ESTADO DE LA CPU
0	0	0	RECONOCIMIENTO DE INTERRUPCION
0	0	1	LECTURA PUERTA I/O
0	1	0	ESCRITURA PUERTA I/O
0	1	1	PARO (HALT)
1	0	0	CODIGO DE ACCESO A INSTRUCCION
1	0	1	LECTURA MEMORIA
1	1	0	ESCRITURA MEMORIA
1	1	1	PASIVO. NO OPERA.

El controlador de bus 8288 genera a partir de estas, otras importantes señales de control. En el modo mínimo no es preciso el controlador de bus 8288 puesto que el propio procesador genera por si sólo algunas de estas señales de control.

La señal RD es una señal de estado generada por el procesador sobre el terminal 32. Indica un ciclo de lectura de memoria o entradas y salidas.

La señal READY que se encuentra en el terminal 22, es una entrada de los dispositivos externos (memoria o controladores E/S) y su función es adaptar las velocidades de memoria y periféricos a la CPU. Esta señal pasa a través del generador de pulsos 8284 para sincronizarse con la señal de reloj. La señal READY trabaja de la siguiente forma: Si se ha seleccionado un dispositivo externo para lectura o escritura y todavía no está preparado para completar la transferencia de datos, pone a cero la línea de señal READY. El procesador ve esta señal y añade ciclos extras de << espera **TWAITS** >> hasta que dicha señal se pone a su nivel normal, es decir, a 1 indicando que el dispositivo externo está preparado para realizar la transferencia. Acabada la transferencia, las actividades del procesador continúan normalmente.

La señal RESET que se encuentra en el terminal 21, es otra de las entradas que también pasa por el generador de pulsos 8284 para sincronizarse con la señal de reloj. Se utiliza para inicializar el procesador borrando la cola de instrucciones y ciertos registros tales como los indicadores, segmento de datos (DS), segmento de pila (SS), segmento extra (ES) poniéndolos a cero. El puntero de instrucciones (IP) y el segmento de código (CS) los carga con FFFFH.

Los terminales NMI (Non-Maskable Interrupt : Interrupción no enmascarable), terminal 17, e INTR (INTERRUPT Request : petición de interrupción), terminal 18, son parte del sistema de interrupciones del 8086. Un pulso en el terminal NMI provoca una interrupción especial, llamada interrupción tipo 2. Una señal en el terminal INTR causará una respuesta de interrupción de tipo general. El término << no enmascarables>> se refiere al hecho de que la interrupción generada por el terminal NMI no se puede activar o desactivar vía un software a la CPU. Las interrupciones generales por INTR pueden desactivarse vía software.

El terminal BHE / S7 se utiliza como ayuda en la interfaz de los dispositivos de 8 bits con el bus de datos de 16 bits. Su funcionamiento es el siguiente: Si la línea de dirección 0 es 0 (indicando una dirección par), la señal BHE especifica si se está direccionando una palabra entera o un sólo byte. BHE igual a 0 significa que se trata de una palabra, BHE igual a 1 significa que es

un byte. Si la línea de dirección 0 es 1 (indicando una dirección impar), el 8086 direcciona siempre un byte y no una palabra. En este caso BHE es 0.

La señal M / IO (terminal 28) informa al sistema cuando el microprocesador requiere acceso a la memoria o al espacio de E/S, es decir, indica la realización de una operación sobre memoria ó sobre entrada / salida.

El terminal WR de selección de escritura (terminal 29) indica que los datos están disponibles en las líneas de datos, es decir, se trata de la señal que indica un ciclo de escritura de la CPU.

El terminal DT / R (terminal 27) cuya misión es la recepción y transmisión de datos, es decir, para controlar la transferencia de datos, el 8086 precisa de la colaboración del circuito auxiliar 8286 (8287). Este se gobierna por la señal DT / R, que indica el sentido del movimiento de la información (transmisión o recepción).

DEN (terminal 26) igual que la anterior sirve para controlar la transferencia de datos y mas concretamente confirma la validación de los datos.

ALE (terminal 25). Esta señal activa el latch 8282 cuando viene una dirección por las líneas AD0-AD15, es decir, sirve para controlar el multiplexado de datos y direcciones.

INTA (terminal 24). La función de esta señal es el reconocimiento de interrupciones. (Se hablará más en el apartado de interrupciones).

Las señales HOLD y HLDA son parte del propio sistema de control de bus del 8086. HOLD (terminal 31) indica la petición del bus por un periférico exterior. Cuando otro procesador o un aparato como un controlador DMA quiere acceder al control del bus, manda una señal al 8086 a través de la línea HOLD. Cuando está preparado para hacerlo, el 8086 pone sus líneas de datos / direcciones y la mayoría de las líneas de control en el estado de alta impedancia. Al mismo tiempo, envía la señal HLDA (terminal 30) para indicar que el bus está libre. El otro aparato puede usar ahora el bus. Cuando finaliza con el bus, envía una señal a la línea HOLD. Inmediatamente después de recibir la señal, el 8086 reanuda el uso del bus.

Las señales RQ / GT1 y RQ / GT0 (terminales 30 y 31 respectivamente) se corresponden con las señales HOLD y HLDA del modo mínimo. Se utiliza para liberar el bus y reconocer la acción.

Las señales QS1 y QS0 (terminales 24 y 25 respectivamente) son señales de estado de las colas de instrucciones. Sólo son utilizables en modo máximo. El procesador de datos 8087 utiliza estas señales para coordinarse con el 8086.

La señal TEST (terminal 23) se utiliza para enlazar el 8086 con un procesador paralelo, sincronizando el procesador principal con los otros.

Ciclo del Bus del 8086

El 8086 se comunica con los elementos externos a través del bus del sistema. Para transferir datos o buscar instrucciones, realiza los llamados “ ciclos de bus “. El ciclo de bus del 8086 consta de 4 periodos de reloj, llamados estados T. Durante el primer estado (T1), el 8086 extrae una dirección por las 20 líneas del bus multiplexado de direcciones, datos y estado. Esta dirección se considera válida cuando se produce un flanco descendente en la señal ALE. Esta última, en un sistema mínimo, es generada por el 8086, mientras que en uno máximo se produce en el controlador de bus 8288. La señal S2-M/IO, indica si se está realizando un acceso a memoria o a dispositivos de entrada / salida. Durante el segundo estado (T2), la dirección del bus multiplexado desaparece, y las señales S3, S4, S5 y S6 toman el control por las 4 líneas de más peso. Estas aportan la información siguiente:

S4	S3	
0	0	Dirección relativa al segmento extra.
0	1	Dirección relativa al segmento Stack.
1	0	Dirección relativa al segmento de código CS o ninguna.
1	1	Dirección relativa al segmento de datos DS.

S5 indica el estado del flag de interrupción; cuando S6 es 0, significa que la CPU está actuando sobre el bus. Al mismo tiempo, en un ciclo de lectura, las 16 líneas de menos peso del bus multiplexado quedan en estado de alta impedancia, mientras que si el ciclo es de escritura, el dato aparece por estas líneas. Durante los estados T1 y T2, se genera la información referente a la dirección del dato, el sentido de la transferencia (si entra o sale de la CPU) y si es lectura o escritura, para lo cual se activan las señales DEN, DT / R, RD Y WR. Durante el tercer período de reloj, T3, las 4 líneas de más peso del bus de direcciones siguen conteniendo la información sobre el estado. En una operación de escritura, el dato sigue presente en las 16 líneas de menos peso del bus multiplexado. En un ciclo de lectura, la información existente en las 16 líneas de menos peso del bus multiplexado es considerado válido. Si el dispositivo no es capaz de transferir datos a la velocidad requerida, deberá indicarlo, introduciendo un nivel 0 por la línea READY. Esta señal es reconocida en el último semiciclo de T, denominado TW. Cuando esto ocurre, la CPU entra en un estado de espera (WAIT). Cuando haya terminado la transferencia, el dispositivo mandará un nivel 1 por READY y comenzará la ejecución del cuarto período de reloj, T4. En el estado T4, todas las líneas de control de memoria y entradas y salidas se desconectan del bus del sistema. Sobre el bus del sistema aparece un ciclo, constituido por una serie de eventos asíncronos que seleccionan el dispositivo o posición de memoria, mediante una dirección junto a una señal de lectura o escritura que acompaña al dato. El 8086 únicamente ejecuta un ciclo de bus cuando comienza la búsqueda de una instrucción o cuando un operando debe transferirse, entre el 8086 y los dispositivos de entrada y salida o memoria.




FIGURE 6A. MINIMUM MODE 80C86 TYPICAL CONFIGURATION






FIGURE 6B. MAXIMUM MODE 80C86 TYPICAL CONFIGURATION


La Palabra 0 está constituida por dos bytes; El byte PAR y el byte IMPAR.

El conjunto de Bytes PAR conforman el Banco de Memoria de Bytes PAR. Mientras que el conjunto de Bytes IMPAR conforman el Banco de Memoria IMPAR.

Ao habilita el BANCO PAR
BHE habilita el BANCO IMPAR

PALABRA 0 <





Ejemplo Numérico:

```
MOV AX, 0
MOV DS, AX
MOV BX, AX
MOV CS, [BX]
```

```
INC BX
MOV DX, [BX]
```

```
MOV AL, [BX]
```


;Me posiciono en la dirección 00000
;Quiero leer el Word (Palabra 0), pone A₀ = 0
;y BHE (negado) = 0, por lo tanto por el BUS salen
;el Byte PAR y el Byte IMPAR

;Como la palabra que quiere leer corresponde a dos
;palabras requiere dos ciclos (tarda el doble tiempo)
; LECTURA DE UNA PALABRA QUE COMIENZA EN
; UNA DIRECCIÓN IMPAR

Ejemplo: Dibujar el diagrama de conexiones de los siguientes bancos:



Resolución: Diagrama Completo de Conexiones y Lógica de Decodificación:



Ejercicio TIPO PARCIAL (Mapeo Arquitectura 80x86):

Consigna: Dibujar el circuito de Conexiones y la Lógica de Decodificación COMPLETA (Se deben utilizar todos los bits de direccionamiento) de dos memorias de; 64 K de ROM en el extremo superior de la Memoria de un 80x86 y 256 K de RAM en el extremo inferior de la Memoria del mismo 80x86.

Solución:







Diagrama de Conexiones:



Lógica de Decodificación Completa:



Diagramas Temporales 80x86:

Las señales descriptas precedentemente, aparecerán en una determinada secuencia temporal, con tiempos indicados por el fabricante.




FIGURE 7A. BUS TIMING - MINIMUM MODE SYSTEM

NOTE: Signals at 82C84A are shown for reference only. RDY is sampled near the end of T2, T3, TW to determine if TW machine states are to be inserted.

Diagrama Temporal de un ciclo de máquina de lectura de memoria

Como en todo sistema secuencial sincrónico, existirá un reloj que es quien comanda todas las operaciones. En nuestro caso, el reloj (CLK), será una señal con una frecuencia un tercio de la que corresponde al cristal conectado sobre el generador de reloj 8284 y con un ciclo de actividad de 1/3.

Un ciclo de máquina de lectura de memoria estará típicamente compuesto por 4 ciclos de reloj (o estados).

1. En el primero de esos estados, el microprocesador coloca sobre el bus de direcciones los 20 bits. En el bus multiplexado de direcciones y datos aparecerán A0 - A7 y ALE estará activa.
2. En el segundo estado, la señal /RD se activa. La memoria reconoce que se trata de un ciclo de lectura de memoria y se prepara para colocar el contenido del byte direccionado sobre el bus de datos.

3. En el tercer ciclo de reloj, el microprocesador configura su bus de datos como entrada. No se realiza ninguna otra operación. Este estado se provee para dar tiempo a la memoria para buscar el dato dentro de su estructura.

4. Finalmente, el microprocesador supone que la memoria ha colocado el contenido esperado sobre el bus de datos y retiene (latchea) la información que ella ha colocado sobre el bus. Libera la señal de control /RD y así se marca el fin del ciclo de máquina.

Para el caso de tratarse de un ciclo de máquina de escritura, el diagrama temporal aparece en la siguiente figura, y la descripción de las actividades realizadas en el ciclo de máquina se describen a continuación:




FIGURE 7B. BUS TIMING - MINIMUM MODE SYSTEM

NOTE: Two $\overline{INTA}$ cycles run back-to-back. The 80C86 local ADDR/DATA bus is floating during both $\overline{INTA}$ cycles. Control signals are shown for the second $\overline{INTA}$ cycle.

Diagrama Temporal de un ciclo de máquina de escritura de memoria

1. En el primero de esos estados, el microprocesador coloca sobre el bus de direcciones los 20 bits. En el bus multiplexado de direcciones y datos aparecerán A0 - A7 y ALE estará activa.


2. En el segundo estado, la señal /WR se activa. El microprocesador coloca sobre el bus multiplexado el byte que se desea escribir y la memoria reconoce que se trata de un ciclo de escritura y se prepara para guardar en su interior el contenido del bus de datos.

3. En el tercer ciclo de reloj, la memoria configura su bus de datos como entrada. Esto implica realizar una decodificación interna y habilitar los buffers de entrada / salida hacia la memoria. No se realiza ninguna otra operación. Este estado se provee para dar tiempo a la memoria para guardar el dato dentro de su estructura.

4. Finalmente, el microprocesador supone que la memoria ha tomado el contenido del bus de datos. Libera la señal de control /RD y coloca en alta impedancia el bus de datos y así se marca el fin del ciclo de máquina.

Evaluación Continua Clase 4: (FECHA DE ENTREGA: MIERCOLES 19-05-2020)

Actividad 1: Consigna: Dibujar el circuito de Conexiones y la Lógica de Decodificación COMPLETA (Se deben utilizar todos los bits de direccionamiento) de dos memorias de los siguientes Mapas de Memoria en la Arquitectura 80x86:



Actividad 2: Realizar el diagrama temporal de la siguiente instrucción: MOV AX,[BX]

Datos:

DS: A295

BX: 1

