

肖有为

Youwei Xiao

+86 185 1920 4005

shallwe@pku.edu.cn | uv-xiao.github.io | [GitHub](https://github.com)

教育经历

北京大学集成电路学院，集成电路科学与工程博士研究生

2022 年 9 月 – 至今

导师：梁云教授

中国北京

- 研究方向：面向新型 AI 芯片的大模型智能体基础设施，以编译器、运行时与软硬件协同设计为技术基础。

北京大学信息科学技术学院，计算机科学与技术理学学士

2018 年 9 月 – 2022 年 7 月

中国北京

工作经历

大语言模型算法实习生

2026 年 – 至今


ByteDance Seed

中国北京

- 构建面向新型 AI 芯片上大模型系统的智能体基础设施，覆盖算子功能实现、芯片架构感知性能优化与工具链自动开发。
- 设计面向新芯片的大模型服务优化智能体流程，将算子研发、编译器/运行时约束与硬件感知优化连接起来。
- 沉淀真实系统任务中的智能体开发数据与 trajectory，将基础设施研发过程转化为增强 coding 与系统智能体能力的训练信号。

研究方向

我当前的研究聚焦面向新型 AI 芯片上大模型系统的智能体基础设施，研究智能体如何完成算子功能实现、芯片架构感知性能优化与工具链自动开发。这一方向从两个维度驱动大模型系统：一方面提升新芯片上的模型服务效率，另一方面沉淀开发数据与 trajectory，增强后续 coding 与系统智能体能力。



大模型智能体基础设施。我当前的工作围绕新芯片上大模型基础设施的真实生命周期构建智能体：算子功能实现、架构感知性能优化与工具链自动开发。核心系统问题是：智能体流程如何连接软件意图、编译器/运行时约束、芯片特定优化机会，以及可复用的开发 trajectory。

编译器与运行时底座。既有系统工作提供了智能体可操作的系统界面。*IntelliC* (GitHub) 研究面向人与智能体协作的可检查编译表示。*PTO Runtime* (GitHub) 面向 Ascend 芯片和灵衢 SuperPod 执行编译后的任务图。*Hive*

(preprint) 将多智能体大模型负载暴露给推理基础设施, *Spine* 研究跨设计意图、架构、编译器、硬件与执行证据的有界智能体协同设计。

软硬件协同基础。我此前在编译器、e-graph、硬件综合与架构定制上的论文构成了当前智能体方向的技术基础。*ISAMORE* (DOI) 和 *EggMind* (preprint) 展示了形式化搜索与大模型引导搜索如何组织优化过程。*Hector* (DOI, GitHub)、*Cement* (DOI)、*Clay* (DOI)、*Cayman* (DOI)、*APS* (DOI, GitHub)、*Aquas* (preprint) 与 *SkyEgg* (preprint) 提供了 IR、综合、运行时与协同设计方法, 使智能体决策落在真实系统产物上。

这条主线使用既有编译器与硬件系统作为基础, 迈向下一步: 让智能体帮助新芯片更好服务大模型, 同时把生成的开发数据与 trajectory 反馈为更强 coding 与系统模型的训练材料。

论文发表

- **Youwei Xiao**, Chenyun Yin, Yitian Sun, and Yun Liang. 2026. Finding Reusable Instructions via E-Graph Anti-Unification. ASPLOS '26. doi:10.1145/3779212.3790162. **[最佳论文奖, 5/1048]**
- **Youwei Xiao**, Yuyang Zou, Yansong Xu, Yuhao Luo, Yitian Sun, Chenyun Yin, Ruifan Xu, Renze Chen, and Yun Liang. 2025. APS: Open-Source Hardware-Software Co-Design Framework for Agile Processor Specialization. ICCAD '25. doi:10.1109/ICCAD66269.2025.11240817. [邀请论文]
- Weijie Peng*, **Youwei Xiao***, Yuyang Zou, Zizhang Luo, and Yun Liang. 2025. Clay: High-level ASIP Framework for Flexible Microarchitecture-Aware Instruction Customization. ICCAD '25. doi:10.1109/ICCAD66269.2025.11240669. (* 共同一作)
- **Youwei Xiao**, Fan Cui, Zizhang Luo, Weijie Peng, and Yun Liang. 2025. Cayman: Custom Accelerator Generation with Control Flow and Data Access Optimization. DAC '25. doi:10.1109/DAC63849.2025.11132875.
- **Youwei Xiao**, Zizhang Luo, and Yun Liang. 2025. cmt2: Rule-Based Hardware Description in Rust with Temporal Semantics. LATTE '25. paper.
- Fan Cui, **Youwei Xiao**, Kexing Zhou, and Yun Liang. 2025. An Empirical Comparison of LLM-based Hardware Design and High-level Synthesis. FPGA '25. doi:10.1145/3706628.3708861.
- Fan Cui, Chenyang Yin, Kexing Zhou, **Youwei Xiao**, Guangyu Sun, Qiang Xu, Qipeng Guo, Yun Liang, Xingcheng Zhang, Demin Song, and Dahua Lin. 2024. OriGen: Enhancing RTL Code Generation with Code-to-Code Augmentation and Self-Reflection. ICCAD '24. doi:10.1145/3676536.3676830.
- **Youwei Xiao**, Zizhang Luo, Kexing Zhou, and Yun Liang. 2024. Cement: Streamlining FPGA Hardware Design with Cycle-Deterministic eHDL and Synthesis. FPGA '24. doi:10.1145/3626202.3637561.
- Ruifan Xu, **Youwei Xiao**, Jin Luo, and Yun Liang. 2022. HECTOR: A Multi-Level Intermediate Representation for Hardware Synthesis Methodologies. ICCAD '22. doi:10.1145/3508352.3549370.

预印本

- Chenyun Yin*, **Youwei Xiao***, Yuze Luo, Yuyang Zou, and Yun Liang. LLM-Guided Strategy Synthesis for Scalable Equality Saturation. arXiv:2604.17364. (* 共同一作)
- Zizhang Luo, Yuhao Luo, **Youwei Xiao**, Yansong Xu, Runlin Guo, and Yun Liang. Hive: A Multi-Agent Infrastructure for Algorithm- and Task-Level Scaling. arXiv:2604.17353.
- Yuyang Zou, **Youwei Xiao**, Yansong Xu, Chenyun Yin, Yuhao Luo, Yitian Sun, Ruifan Xu, Renze Chen, and Yun Liang. Aquas: Enhancing Domain Specialization through Holistic Hardware-Software Co-Optimization based on MLIR. arXiv:2511.22267.
- **Youwei Xiao**, Yuyang Zou, and Yun Liang. SkyEgg: Joint Implementation Selection and Scheduling for Hardware Synthesis using E-graphs. arXiv:2511.15323.
- **Youwei Xiao**, Zizhang Luo, Weijie Peng, Yuyang Zou, and Yun Liang. Cement2: Temporal Hardware Transactions for High-Level and Efficient FPGA Programming. arXiv:2511.15073.

荣誉奖励

学术之芯	2026
北京大学集成电路学院 2026 年度荣誉，授予 8 人	
博士研究生校长奖学金	2026-2027
北京大学；集成电路学院授予 10 人	
ASPLOS 2026 最佳论文奖	2026 年 3 月
Finding Reusable Instructions via E-Graph Anti-Unification	5/1048 submissions
EDAthon 2020 第二名	2020 年 8 月
电子设计自动化编程竞赛	IEEE CEDA Hong Kong Chapter
深圳证券交易所奖学金	2019-2020
北京大学信息科学技术学院 17 人获奖	
三好学生	2018-2019、2019-2020
综合表现优秀，授予前 10% 学生	
杨芙清-王阳元院士奖学金	2018-2019
北京大学信息科学技术学院仅 5 人获奖	
NOI 2017 二等奖	2017 年 7 月
全国青少年信息学奥林匹克竞赛	中国计算机学会
APIO 2017 二等奖	2017 年 5 月
亚太地区信息学奥林匹克中国赛区	中国计算机学会

教程报告

APS: An MLIR-Based Hardware-Software Co-design Framework	2026 年 1 月
ASP-DAC 2026	中国香港
Agile Hardware Specialization: A toolbox for Agile Chip Front-end Design	2025 年 5 月
ISED 2025	中国香港
Agile Hardware Specialization (AHS)	2025 年 3 月
ASPLOS 2025	荷兰鹿特丹
Agile Hardware Specialization: A toolbox for Agile Chip Front-end Design	2025 年 3 月
DATE 2025	法国里昂
AHS: An EDA toolbox for Agile Chip Front-end Design	2025 年 1 月
ASP-DAC 2025	日本东京

教学经历

高层次芯片设计课程助教	2022 年春季、2022 年秋季
北京大学	
计算机系统导论课程助教	2020 年秋季
北京大学	