

肖有为

Youwei Xiao

+86 185 1920 4005

shallwe@pku.edu.cn | uv-xiao.github.io | GitHub

教育经历

北京大学集成电路学院，集成电路科学与工程博士研究生

2022 年 9 月 – 至今

导师：梁云教授

中国北京

– 研究方向：编译器与软硬件协同优化、大模型驱动编译优化与算子生成。

北京大学信息科学技术学院，计算机科学与技术理学学士

2018 年 9 月 – 2022 年 7 月

中国北京

工作经历

大语言模型算法实习生

2026 年 6 月 – 至今

ByteDance Seed

中国北京

- 创建面向数据流架构芯片、覆盖算子编程与优化任务的可扩展 Benchmark。
- 构建多编译路径的分层知识与技能系统，以及全场景的数据采集与训练工作流，以持续演进模型能力。
- 最终目标是构建一套方法与流程，使模型与智能体能够快速具备面向新芯片架构的专家级算子优化能力。

研究方向

我的研究方向是编译器与软硬件协同优化、大模型驱动编译优化与算子生成，围绕敏捷芯片设计与编译优化的软硬件协同形成三个相互耦合的方向：架构描述与探索发现并形式化可复用硬件能力；芯片设计语言与编译表达这些能力并将其综合为具体实现；编译优化与 LLM 系统持续改进编译、执行和协同设计流程。当前工作创建面向数据流架构芯片、覆盖算子编程与优化任务的可扩展 Benchmark，构建多编译路径的分层知识与技能系统，以及全场景的数据采集与训练工作流，以持续演进模型能力。最终目标是构建一套方法与流程，使模型与智能体能够快速具备面向新芯片架构的专家级算子优化能力。

实习课题：面向新领域、长任务的芯片算子自动优化 Agent

可扩展数据流芯片算子 Benchmark | 多编译路径的分层知识与技能系统 | 全场景的数据采集与训练工作流

科研工作

架构描述与探索

使用编译分析、形式化方法与 DSL 描述并探索架构设计空间。

ISAMORE (ASPLOS '26)

Cayman (DAC '25)

APS (ICCAD '25)

Aquas (ICCAD '26)

芯片设计语言与编译

领域专用语言、多层次 IR 与编译栈将架构意图综合为硬件。

Hector (ICCAD '22)

Cement (FPGA '24)

Cement2 (preprint)

Clay (ICCAD '25)

SkyEgg (preprint)

编译优化与 LLM 系统

大模型推进编译与协同设计，编译器/运行时系统支撑 LLM 执行。

EggMind (preprint)

IntelliC (GitHub)

Spine (GitHub)

PTO Runtime (GitHub)

Hive (preprint)

架构描述与探索。我结合编译分析、形式化方法和架构 DSL，表示并搜索设计空间，并将定制硬件能力连接到可编程软件。*ISAMORE* (DOI) 通过对等价程序片段进行反合一发现可复用自定义指令；*Cayman* (DOI) 从完整应用中发现加速器机会，并协同优化控制流与数据访问；*APS* (DOI, GitHub) 和 *Aquas* (ICCAD 2026) 通过 DSL 描述定制架构，并以完整软硬件编译栈暴露其可编程能力。

芯片设计语言与编译。我在多个抽象层次设计领域专用语言和中间表示，并提出编译与综合 pass，用于优化时序、微架构、实现选择、映射与调度。*Hector* (DOI, GitHub) 提供多层次 MLIR 基础；*Cement* (DOI) 与 *Cement2* (preprint) 分别提出周期确定的 DSL 与时间事务抽象；*Clay* (DOI) 实现微架构感知的 ASIP 指令；*SkyEgg* (preprint) 使用 e-graph 联合优化实现选择与调度。

编译优化与 LLM 系统。 我探索大模型推进编译与软硬件协同设计，并研究支撑大模型负载的编译与系统技术。 *EggMind* (preprint) 使用大模型生成等价饱和策略，以实现规模化的编译器超优化探索； *IntelliC* (GitHub) 研究面向人与模型协作的可检查编译表示； *Spine* (GitHub) 以验证边界约束从高层次架构意图到芯片设计的跨层协同生成； *PTO Runtime* (GitHub) 面向 Ascend 芯片和灵衢 SuperPod，支持编译任务图的动态算子融合与分布式执行； *Hive* (preprint) 提供多智能体推理基础设施。

论文发表

- **Youwei Xiao**, Chenyun Yin, Yitian Sun, and Yun Liang. 2026. Finding Reusable Instructions via E-Graph Anti-Unification. ASPLOS '26. doi:10.1145/3779212.3790162. **[最佳论文奖, 5/1048]**
- Yuyang Zou, **Youwei Xiao**, Yansong Xu, Chenyun Yin, Yuhao Luo, Yitian Sun, Ruifan Xu, Renze Chen, and Yun Liang. 2026. Aquas: Enhancing Domain Specialization through Holistic Hardware-Software Co-Optimization based on MLIR. ICCAD '26.
- **Youwei Xiao**, Yuyang Zou, Yansong Xu, Yuhao Luo, Yitian Sun, Chenyun Yin, Ruifan Xu, Renze Chen, and Yun Liang. 2025. APS: Open-Source Hardware-Software Co-Design Framework for Agile Processor Specialization. ICCAD '25. doi:10.1109/ICCAD66269.2025.11240817. [邀请论文]
- Weijie Peng*, **Youwei Xiao***, Yuyang Zou, Zizhang Luo, and Yun Liang. 2025. Clay: High-level ASIP Framework for Flexible Microarchitecture-Aware Instruction Customization. ICCAD '25. doi:10.1109/ICCAD66269.2025.11240669. (* 共同一作)
- **Youwei Xiao**, Fan Cui, Zizhang Luo, Weijie Peng, and Yun Liang. 2025. Cayman: Custom Accelerator Generation with Control Flow and Data Access Optimization. DAC '25. doi:10.1109/DAC63849.2025.11132875.
- **Youwei Xiao**, Zizhang Luo, and Yun Liang. 2025. cmt2: Rule-Based Hardware Description in Rust with Temporal Semantics. LATTE '25.
- Fan Cui, **Youwei Xiao**, Kexing Zhou, and Yun Liang. 2025. An Empirical Comparison of LLM-based Hardware Design and High-level Synthesis. FPGA '25. doi:10.1145/3706628.3708861.
- Fan Cui, Chenyang Yin, Kexing Zhou, **Youwei Xiao**, Guangyu Sun, Qiang Xu, Qipeng Guo, Yun Liang, Xingcheng Zhang, Demin Song, and Dahua Lin. 2024. OriGen: Enhancing RTL Code Generation with Code-to-Code Augmentation and Self-Reflection. ICCAD '24. doi:10.1145/3676536.3676830.
- **Youwei Xiao**, Zizhang Luo, Kexing Zhou, and Yun Liang. 2024. Cement: Streamlining FPGA Hardware Design with Cycle-Deterministic eHDL and Synthesis. FPGA '24. doi:10.1145/3626202.3637561.
- Ruifan Xu, **Youwei Xiao**, Jin Luo, and Yun Liang. 2022. HECTOR: A Multi-Level Intermediate Representation for Hardware Synthesis Methodologies. ICCAD '22. doi:10.1145/3508352.3549370.

预印本

- Chenyun Yin*, **Youwei Xiao***, Yuze Luo, Yuyang Zou, and Yun Liang. LLM-Guided Strategy Synthesis for Scalable Equality Saturation. arXiv:2604.17364. (* 共同一作)
- Zizhang Luo, Yuhao Luo, **Youwei Xiao**, Yansong Xu, Runlin Guo, and Yun Liang. Hive: A Multi-Agent Infrastructure for Algorithm- and Task-Level Scaling. arXiv:2604.17353.
- **Youwei Xiao**, Yuyang Zou, and Yun Liang. SkyEgg: Joint Implementation Selection and Scheduling for Hardware Synthesis using E-graphs. arXiv:2511.15323.
- **Youwei Xiao**, Zizhang Luo, Weijie Peng, Yuyang Zou, and Yun Liang. Cement2: Temporal Hardware Transactions for High-Level and Efficient FPGA Programming. arXiv:2511.15073.

学术服务

- **技术程序委员会**: MICRO 2026 学生技术程序委员会委员; MLCAD 2026 技术程序委员会委员。
- **期刊评审**: IEEE TCAD (2024); ACM TECS (2024)。

荣誉奖励

学术之芯	2026
北京大学集成电路学院 2026 年度荣誉，授予 8 人	
博士研究生校长奖学金	2026-2027
北京大学；集成电路学院授予 10 人	
ASPLOS 2026 最佳论文奖	2026 年 3 月
Finding Reusable Instructions via E-Graph Anti-Unification	5/1048 submissions
EDAthon 2020 第二名	2020 年 8 月
电子设计自动化编程竞赛	IEEE CEDA Hong Kong Chapter
深圳证券交易所奖学金	2019-2020
三好学生	2018-2019、2019-2020
综合表现优秀，授予前 10% 学生	
杨芙清-王阳元院士奖学金	2018-2019
北京大学信息科学技术学院仅 5 人获奖	
NOI 2017 二等奖	2017 年 7 月
全国青少年信息学奥林匹克竞赛	中国计算机学会
APIO 2017 二等奖	2017 年 5 月
亚太地区信息学奥林匹克中国赛区	中国计算机学会

教程报告

APS: An MLIR-Based Hardware-Software Co-design Framework	2026 年 1 月
ASP-DAC 2026	中国香港
Agile Hardware Specialization: A toolbox for Agile Chip Front-end Design	2025 年 5 月
ISED 2025	中国香港
Agile Hardware Specialization (AHS)	2025 年 3 月
ASPLOS 2025	荷兰鹿特丹
Agile Hardware Specialization: A toolbox for Agile Chip Front-end Design	2025 年 3 月
DATE 2025	法国里昂
AHS: An EDA toolbox for Agile Chip Front-end Design	2025 年 1 月
ASP-DAC 2025	日本东京

教学经历

高层次芯片设计课程助教	2022 年春季、2022 年秋季
北京大学	
计算机系统导论课程助教	2020 年秋季
北京大学	