

DP7241

64タップ 2線式シリアルインターフェース
4回路 デジタル・ポテンショメータ(DP)

Greenパッケージ対応
鉛フリー・ハロゲンフリー

特 長

- 2回路、直線カーブ、ポテンショメータ
- ポテンショメータ当たり64タップ
- 全抵抗値：2.5k Ω , 10k Ω , 50k Ω , 100k Ω
- 2線式 (1 $^{\circ}$ C相当) 制御回路とメモリ回路内蔵
- 低ワイパー抵抗, 80 Ω Typ
- ポテンショメータには4種類の設定値のための不揮発性メモリ保存
- 電源起動時にワイパー設定を自動リコール
- 動作電圧：2.5V～6.0V
- 低スタンバイ電流：1 μ A以下
- 100万回書き換え可能な不揮発性メモリ
- 100年間データ保存可能な不揮発性メモリ
- 20リードTSSOPパッケージ
- 産業用の温度範囲

概 要


DP7241は、制御回路と16バイトの不揮発性メモリを統合した4回路デジタルポテンショメータ(DP)です。各々のDPは、2つの外部からアクセス可能な終端間に接続された直列の63個の抵抗アレイから成っています。各々の抵抗アレイ間のタップは、CMOSスイッチでワイパー出力と接続されています。独立した6ビットコントロールレジスタ(WCR)は、個々のDPのためのワイパータップのスイッチを制御します。

最高4種類のワイパー設定が保存可能なように使われる4個の6ビット不揮発メモリデータレジスタ(DR)が各々のワイパーコントロールレジスタに関連付けられています。ワイパーコントロールレジスタ、不揮発データレジスタへの書き込みは、2線式シリアルバスにより行います (1 $^{\circ}$ C相当)。電源起動時には、4個のポテンショメータの各々に、第一番目のデータレジスター (DR0)の内容が、その各々のワイパーコントロールレジスタ(WCR)に自動的にロードされます。


DP7241は、ポテンショメータや2端子の可変の抵抗器として使用できます。それは多種多様なアプリケーションにおいて回路レベルや、システムレベルの調整が意図されています。

端子配置図

TSSOP 20 Lead (Y)



構 成



各端子の機能

端子番号	名前	機能
1	R _{W0}	POT0のワイパー端子
2	R _{L0}	POT0のローリファレンス端子
3	R _{H0}	POT0のハイリファレンス端子
4	A0	デバイスアドレス入力, LSB
5	A2	デバイスアドレス入力
6	R _{W1}	POT1のワイパー端子
7	R _{L1}	POT1のローリファレンス端子
8	R _{H1}	POT1のハイリファレンス端子
9	SDA	シリアルデータ入出力
10	GND	グランド
11	R _{H2}	POT2のハイリファレンス端子
12	R _{L2}	POT2のローリファレンス端子
13	R _{W2}	POT2のワイパー端子
14	SCL	シリアルクロック
15	A3	デバイスアドレス入力
16	A1	デバイスアドレス入力
17	R _{H3}	POT3のハイリファレンス端子
18	R _{L3}	POT3のローリファレンス端子
19	R _{W3}	POT3のワイパー端子
20	V _{CC}	電源電圧

各端子の説明

SCL：シリアルクロック

DP7241シリアルクロック入力端子はデバイスへの入出力時にデータ転送のクロックとして使用されます。

SDA：シリアルデータ

DP7241双方向のシリアルデータ端子は、デバイスへの入出力時にデータ転送するために使用されます。

SDA端子は、オープンドレイン出力であり、他のオープンドレイン出力やオープンコレクター出力とワイヤ-オアで接続できます。

A0、A1、A2、A3：デバイスアドレス入力

これらの入力端子は、複数のデバイスにアクセスする時に、デバイスアドレスを設定します。これらの端子がフローティングの状態の時のデフォルト値は0です。合計で16個のデバイスを単一のバスに接続することができます。

スレーブアドレスとの整合をDP7241との通信を開始するために、アドレス入力により行う必要があります。

R_H、R_L：抵抗器の終端

R_HとR_L端子は、機械式のポテンシオメータの端子接続に相当します。

R_W：ワイパー端子

R_W端子は機械式のポテンシオメータのワイパー端子に相当します。

動作説明

DP7241は、4個の抵抗アレイが2線式シリアルインターフェースロジック、4個の6ビットワイパーコントロールレジスタおよび16個の6ビット不揮発性メモリデータレジスタを統合したものです。

各々の抵抗アレイは、直列に接続された63個の抵抗素子を含んでいます。各々の抵抗アレイの物理的な終端は、機械式のポテンシオメータの固定端子（R_HとR_L）に相当します。R_HとR_Lは対称的であり、交換がすることができます。直列抵抗の終端間のタップ位置は、CMOSトランジスタスイッチで出力ワイパー端子（R_W）に接続されています。

ポテンシオメータ毎に1個のタップ位置がそのワイパー端子に接続され、その位置はワイパーコントロールレジスタの値により決定されます。データは、2線式バスによりワイパーコントロールレジスタや不揮発性メモリデータレジスタに読み書きをすることができます。

追加の命令で、データをワイパーコントロールレジスタとポテンシオメータの不揮発性データレジスタとの間で転送することを可能にします。また、デバイスは、「インクリメント／デクリメント」モードにおいて動作させることも可能です。

絶対最大定格 ⁽¹⁾

パラメータ	定格	単位
バイアス時の温度	-55 ~ +125	°C
保存温度	-65 ~ +150	°C
V _{SS} に対する全ての端子電圧 ⁽²⁾⁽³⁾	-2.0 ~ +V _{CC} +2.0	V
グラウンドに対するV _{CC}	-2.0 ~ +7.0	V
パッケージの許容電力損失 (T _A = 25°C)	1.0	W
端子半田付け (10s)	300	°C
ワイパー電流	±12	mA

推奨動作条件

V_{CC} = +2.5V ~ +6V

パラメータ	定格	単位
保存温度 (産業用)	-40 ~ +85	°C

ポテンショメータの特性 これは、規定の条件による値です。

記号	パラメータ		条件	Min	Typ	Max	単位
R _{POT}	全抵抗値(-00)	Potentiometer Resistance (-00)			100		kΩ
R _{POT}	全抵抗値(-50)	Potentiometer Resistance (-50)			50		kΩ
R _{POT}	全抵抗値(-10)	Potentiometer Resistance (-10)			10		kΩ
R _{POT}	全抵抗値(-25)	Potentiometer Resistance (-25)			2.5		kΩ
	公称抵抗値許容差	Potentiometer Resistance Tolerance				± 20	%
	ボタ間の許容差	RPOTMatching				1	%
	定格電力	Power Rating	25°C, each pot			50	mW
I _W	ワイパー電流	Wiper Current				± 6	mA
R _W	ワイパー抵抗	Wiper Resistance	I _W = ±3mA @ V _{CC} = 3V			300	Ω
R _W	ワイパー抵抗	Wiper Resistance	I _W = ±3mA @ V _{CC} = 5V		80	150	Ω
V _{TERM}	R _H /R _L 端子電圧	Voltage on any R _H or R _L Pin	V _{SS} = 0V	GND		V _{CC}	V
V _N	ノイズ	Noise	(4)		TBD		nV/√Hz
	分解能	Resolution			1.6		%
	絶対リニアリティ	Absolute Linearity (5)	R _W (n)(actual)-R(n)(expected)(8)			± 1	LSB (7)
	相対リニアリティ	Relative Linearity (6)	R _W (n+1)-[R _W (n)+LSB](8)			± 0.2	LSB (7)
T _{CRPOT}	R _{POT} 抵抗温度係数	Temperature Coefficient of R _{POT}	(4)		± 300		ppm/°C
T _{CRATIO}	電圧分圧回路温度係数	Ratiometric Temp. Coefficient	(4)			20	ppm/°C
C _H /C _L /C _W	端子間容量	Potentiometer Capacitances	(4)		10/10/25		pF
fc	カットオフ周波数	Frequency Response	RPOT = 50kΩ (4)		0.4		MHz

注記：

- (1) 「絶対最大定格」を超えたストレスは、デバイスに対して致命的なダメージを与える原因になります。これは定格値単独の条件であり、この条件と仕様欄に書かれている他の何かの動作条件との組み合わせた動作については含まれておりません。絶対最大定格の条件に長時間放置しておくと、デバイスの信頼性に悪影響を与えます。
- (2) DC入力電圧の最小値は-0.5Vです。電圧推移においては、入力は少なくとも20ns間で、-2.0Vのアンダーシュートがあります。
- 出力 端子の最大DC電圧は、V_{CC} + 0.5Vで、20ns間でV_{CC} + 2.0Vのオーバーシュートがあり得ます。
- (3) ラッチアップ保護回路は、アドレスとデータピンで -1V~V_{CC} + 1Vまで最大100mAまで動作します。
- (4) このパラメータは初期においてテスト済みですが、設計及びプロセスにより変更になる場合があります。
- (5) ポテンショメータとして使われるとき、絶対リニアリティは、ワイパーポジションによって決定される理想的電圧 対 実際のワイパー電圧で決定されます。
- (6) ポテンショメータとして使われるとき、相対リニアリティは2つの連続したタップ位置間で電圧の実際の変化を評価するために利用されます。それは、ステップ間の誤差を測定することです。
- (7) LSB = R_{TOT} / 63 or (R_H - R_L) / 63, single pot
- (8) n = 0, 1, 2, ..., 63

DC電気特性 これは、規定の条件による値です。

記号	パラメータ	条件	Min	Typ	Max	単位
I _{CC}	電源電流	f _{SCL} = 400kHz			1	mA
I _{SB}	スタンバイ電流 (V _{CC} = 5.0V)	V _{IN} = GND or V _{CC} ; SDA = GND; R _{WX} = GND ⁽²⁾			1	μA
I _{LI}	入力リーク電流	V _{IN} = GND to V _{CC}			10	μA
I _{LO}	出力リーク電流	V _{OUT} = GND to V _{CC}			10	μA
V _{IL}	Lレベル入力		-1		V _{CC} x 0.3	V
V _{IH}	Hレベル入力		V _{CC} x 0.7		V _{CC} + 1.0	V
V _{OL1}	Lレベル出力 (V _{CC} = 3.0V)	I _{OL} = 3 mA			0.4	V

キャパシタンス

T_A=25°C f=1.0MHZ V_{CC}=5V

記号	パラメータ	条件	Min	Typ	Max	単位
C _{I/O} ⁽¹⁾	Input/Output Capacitance (SDA)	V _{I/O} = 0V			8	pF
C _{IN} ⁽¹⁾	Input Capacitance (A0, A1, A2, A3, SCL)	V _{IN} = 0V			6	pF

AC動作特性

これは、規定の条件による値です。

記号	パラメータ	Min	Typ	Max	単位
f _{SCL}	Clock Frequency			400	kHz
T _I ⁽¹⁾	Noise Suppression Time Constant at SCL, SDA Inputs			50	ns
t _{AA}	SLC Low to SDA Data Out and ACK Out			0.9	μs
t _{BUF} ⁽¹⁾	Time the bus must be free before a new transmission can start	1.2			μs
t _{HD:STA}	Start Condition Hold Time	0.6			μs
t _{LOW}	Clock Low Period	1.2			μs
t _{HIGH}	Clock High Period	0.6			μs
t _{SU:STA}	Start Condition SetupTime (for a Repeated Start Condition)	0.6			μs
t _{HD:DAT}	Data in Hold Time	0			ns
t _{SU:DAT}	Data in Setup Time	100			ns
t _R ⁽¹⁾	SDA and SCL Rise Time			0.3	μs
t _F ⁽¹⁾	SDA and SCL Fall Time			300	ns
t _{SU:STO}	Stop Condition Setup Time	0.6			μs
t _{DH}	Data Out Hold Time	50			ns

電源起動タイミング ⁽¹⁾

これは、規定の条件による値です。

記号	パラメータ	Min	Typ	Max	単位
t _{PUR}	Power-up to Read Operation			1	ms
t _{PUW}	Power-up to Write Operation			1	ms

注記：

- (1) このパラメータは初期においてテスト済みですが、設計及びプロセスにより変更になる場合があります。
(2) 4つのワイパー端子RW0、RW1、RW2、RW3は、全てグラウンドに接続されています。

書き込みサイクル条件 これは、規定の条件による値です。

記号	パラメータ		Min	Typ	Max	単位
t_{WR}	Write Cycle Time				5	ms

書き込みサイクルは、有効なストップコンディションから内部プログラム/イレーズサイクル完了までの時間です。書き込みサイクルの間、バスインターフェース回路はディセーブルになります。S D AはH I G H状態が許可され、デバイスはスレーブアドレスに応答しません。

信頼性特性

記号	パラメータ	規格	Min	Typ	Max	単位
$N_{END}^{(1)}$	書き込み消去回数	MIL-STD-883, Test Method 1033	1,000,000			Cycles/Byte
$T_{DR}^{(1)}$	データ保持	MIL-STD-883, Test Method 1008	100			Years
$V_{ZAP}^{(1)}$	ESD 耐量	MIL-STD-883, Test Method 3015	2000			Volts
$I_{LTH}^{(1)(2)}$	ラッチアップ	JEDEC Standard 17	100			mA

注記：
(1) このパラメータは初期にテストされおりますが、デザイン、プロセスにより変更になる場合があります。
(2) t_{PUR} と t_{PUW} は、指定された動作が開始してからVccが安定するまでの延滞時間です。

図 1. バスタイミング




図2. 書き込みサイクルタイミング





図3. スタートストップタイミング



シリアルバスプロトコル

以下は2線式バスプロトコルの機能を定義します：

- (1) バスがビジーでない時にのみ、データ転送を開始できます。
- (2) データ転送の間には、クロックラインがHの時には、データラインはいつでも安定しなければなりません。クロックがHである間のデータラインのどのような変化でもスタートまたはストップ条件と解釈されます。

一般に、プロセッサやコントローラのように転送を制御しているデバイスはマスタであり、また、制御されているデバイスはスレーブです。マスタはいつもデータ転送を開始し、転送のためのクロックを送り、オペレーションを受け取ることを提供します。よって、DP7241はすべてのアプリケーションにおいてスレーブデバイスと考えられます。

スタート条件

スタート条件は、デバイスのすべてのコマンドに先行し、SCLがHIGHである時のSDAのHIGHからLOWへの遷移で定義されます。DP7241はSDAとSCLを監視していて、この条件が満たされるまで応答しません。

ストップ条件

SCLがHIGHである時に、SDAのLOWからHIGHまで遷移は、ストップ条件を決定します。すべての動作はストップ条件によって終了します。

デバイス指定

バスマスタはスタート条件を送ることで転送を開始します。マスタはその後要求する特定のスレーブデバイスのアドレスを送ります。8ビットスレーブアドレスの最も重要な4ビットはDP7241のための0101に固定されています。（図5参照のこと）次の重要な4ビット（A3、A2、A1、A0）は、デバイスアドレスビットであり、それらはマスタがどのデバイスにアクセスしているかを定義します。最高16個のデバイスがシステムにより個別にアドレスされます。通常、デバイスのアドレスを設定するために+5Vとグラウンドがこれらのピンと物理的に接続されています。


マスタがスタート条件とスレーブアドレスバイトを送った後に、DP7241はバスを監視し、そのアドレスが送られたスレーブアドレスとマッチしている時には、アクナリッジ（SDAライン上に）を送って応答します。

アクナリッジ

正しいデータ転送後に、個々の受け側のデバイスは、アクナリッジを生成するように要求されます。

承認されているデバイスは9番目のクロックサイクル間にSDAラインを引き下ろして、8ビットデータを受け取ったことを示します。DP7241は、スタート条件およびそのスレーブアドレスを受け取った後にアクナリッジにより応答します。もしデバイスが書き込み動作で選択されているならば、それは8ビットバイトを受け取った後に、アクナリッジにより応答します。DP7241が読み込みモードにある時には8ビットのデータを送信して、SDAラインを開放し、アクナリッジのためにラインを監視します。一度、このアクナリッジを受け取ったならば、DP7241はデータを送信し続けます。もし、マスタからアクナリッジが全く送られない時は、デバイスはデータ通信を終わらせて、ストップ条件を待ちます。

図4. アクナリッジタイミング



書き込み動作

書き込みモードでは、マスタデバイスがスタート条件とスレーブアドレス情報をスレーブのデバイスに送ります。スレーブ側がアクナリッジを発生させた後に、マスタはDP7241の要求された動作を定義する命令バイトを送ります。命令バイトは、2個のレジスタ選択ビットと2個のポット選択ビットからなる4ビットのオペコードから構成されています。スレーブ側から別のアクナリッジを受け取った後に、マスタデバイスは、選択したレジスタに書き込むデータを送信します。DP7241は再度、アクナリッジをして、マスタはストップ条件を生成します。不揮発性データレジスタが選ばれている時には、デバイスは内部の不揮発性メモリへのプログラミングサイクルを開始します。この内部のサイクルが進行中の際、デバイスはマスタデバイスからの要求に反応しません。

アクナリッジ ポーリング

入力のディセイブルは、通常書き込みサイクルタイムを利用することができます。一度、ホスト側の終了を示すためのストップ条件が出されたら、DP7241は内部書き込みサイクルを開始します。ACKポーリングは直ちに開始します。これはスレーブアドレスに続いてスタート条件を出すことを含みます。もし、DP7241が書き込み動作の場合には、ACKが全く返されません。もしDP7241が書き込み動作を完了したならば、ACKが返されて、ホストは次の命令動作を続行できます。


図5. スレーブアドレスビット

DP7241	0	1	0	1	A3	A2	A1	A0
--------	---	---	---	---	----	----	----	----

* 「A0, A1, A2, A3」は、デバイスの「A0, A1, A2, A3」端子に対応します。

** 「A0, A1, A2, A3」は、対応している物理的に接続された入力端子と比較しなければなりません。

図6. 書き込みタイミング



命令及びレジスタの説明

命令

スレーブアドレスバイト

マスタ/プロセッサからDP7241に送られた最初のバイトは、スレーブ/DPのアドレスバイトと呼ばれます。最も重要な4ビットのスレーブアドレスはデバイスタイプの識別のために使われます。DP7241のビットは0101 [B] に固定されています。(表1を参照)

次の4ビット、A3-A0は内部スレーブアドレスであり、正確に命令シーケンスを行う為に、DP7241の場合、A3-A0の入力ピンの状態によって定義された物理的デバイスアドレスに合わせる必要があります。スレーブアドレスがマスタデバイスによって送られるデバイスアドレスに適合するデバイスのみ命令を実行します。A3-A0の入力は、CMOS入力信号又はV_{cc}又はV_{ss}の接続により設定できます。

命令バイト

DP7241に送られた次のバイトは命令及び抵抗を示す情報を含んでいます。非常に重要な4ビットは提供された命令オペコード I[3:0]を使用します。P0とP1ビットは4個のワイパーコントロールレジスタの1個を示します。残りの重要な2ビット、R0とR1は、各々のポテンショメータの4個のデータレジスタの1個を示します。フォーマットは表2の通りです。

データレジスタセレクション

データレジスタセレクション	R1	R0
DR0	0	0
DR1	0	1
DR2	1	0
DR3	1	1

表 1. 識別バイトフォーマット





表 2. 命令バイトフォーマット



ワイパーコントロールとデータレジスタ

ワイパーコントロールレジスタ (WCR)

DP7241は、各々のポテンショメータに4個の6ビットのワイパーコントロールレジスタ(WCR)があります。ワイパーコントロールレジスタ(WCR)出力はその抵抗アレイの64個のスイッチの1個を選択するためにデコードされます。WCRの内容は、下記の4つの方法で変更することが可能です：

1. 「Write Wiper Control Register」命令でホストにより書き込まれる
2. 「XFR Data Register」命令で4個の関連付けられたデータレジスタの内の一つの内容を転送することにより書き込まれる
3. 「Increment/Decrement」命令により一回に1ステップずつ変更することができる（詳細については命令の項を参照のこと）
4. パワーアップの時にDR0の内容がロードされる

ワイパーコントロールレジスタはDP7241が電源遮断時、内容が消えてしまう揮発性レジスタです。電源起動では、DR0の値を自動的にロードされますが、これは電源遮断の時の前の値と異なる場合もあり得ます。

データレジスタ (DR)

各々のポテンショメータには4つの6ビットの不揮発性のデータレジスタがあります。これらはホストにより直接、読み込み又は書き込みが可能です。データは、いずれの4個のデータレジスタと関連したワイパーコントロールレジスタ間で転送することが可能です。データレジスタの1個において、いかなるデータ変更は、不揮発性動作であり、最大5ms必要である。これらのデータポテンショメータ用に複数の設定値を格納しなくてよければ、これらのレジスタを通常のメモリロケーションとして使い、ユーザーの必要に応じたデータを格納できます。

命令

9命令のうち4命令が3バイト長です。命令は次の通りです。

- 「Read Wiper Control Register」... WCRの選択されたポテンショメータの最新のワイパーポジションを読み込みます
「Write Wiper Control Register」... 選択されたポテンショメータのWCR内の最新のワイパーポジションを変更します
「Read Data Register」... 選択されたデータレジスタの内容を読み込みます
「Write Data Register」... 選択されたデータレジスタの新しい値を書き込みます

表3. 命令セット

命 令	命令セット								動 作
	I3	I2	I1	I0	WCR1 / P1	WCR0 / P0	R1	R0	
Read Wiper Control Register	1	0	0	1	1/0	1/0	0	0	Read the contents of the Wiper Control Register pointed to by P1-P0
Write Wiper Control Register	1	0	1	0	1/0	1/0	0	0	Write new value to the Wiper Control Register pointed to by P1-P0
Read Data Register	1	0	1	1	1/0	1/0	1/0	1/0	Read the contents of the Data Register pointed to by P1-P0 and R1-R0
Write Data Register	1	1	0	0	1/0	1/0	1/0	1/0	Write new value to the Data Register pointed to by P1-P0 and R1-R0
XFR Data Register to Wiper Control Register	1	1	0	1	1/0	1/0	1/0	1/0	Transfer the contents of the Data Register pointed to by P1-P0 and R1-R0 to its associated Wiper Control Register
XFR Wiper Control Register to Data Register	1	1	1	0	1/0	1/0	1/0	1/0	Transfer the contents of the Wiper Control Register pointed to by P1-P0 to the Data Register pointed to by R1-R0
Global XFR Data Registers to Wiper Control Registers	0	0	0	1	0	0	1/0	1/0	Transfer the contents of the Data Registers pointed to by R1-R0 of all four pots to their respective Wiper Control Registers
Global XFR Wiper Control Registers to Data Register	1	0	0	0	0	0	1/0	1/0	Transfer the contents of both Wiper Control Registers to their respective data Registers pointed to by R1-R0 of all four pots
Increment/Decrement Wiper Control Register	0	0	1	0	1/0	1/0	0	0	Enable Increment/decrement of the Control Latch pointed to by P1-P0

注記： 1/0 = データは1又は0を示します。

3バイト命令の基本的シーケンスを図8に示します。これらの3バイトの命令はWCRと1個のデータレジスタ間でデータを交換します。WCRはワイパーの位置を制御します。この動作によりワイパーの応答はtWRLだけ遅れます。WCR (現在のワイパーポジション)からデータレジスタへの転送は不揮発性メモリへの書き込みで、書き込み完了には最低のtWRの時間が必要です。この転送は4個の内の1個のポテンショメータとそれに関連するレジスタ間で行われます。又は、転送は全てのポテンショメータと関連するレジスタの1個の間で行われます。

4命令が図7で説明されるように、完了するには2バイトシーケンスを必要とします。これらの命令がデータをホスト/プロセッサとDP間、またはホストとデータレジスタの1つの間あるいはダイレクトにホストとワイパーコントロールレジスタの間のいずれかで転送します。これらの命令は次の通りです。

- XFR Data Register to Wiper Control Register

これは特定のデータレジスタの内容を関連するワイパーコントロールレジスタへ転送します。

- XFR Wiper Control Register to Data Register

これは特定のワイパーコントロールレジスタの内容を特定のデータレジスタへ転送します。

- Global XFR Data Register to Wiper Control Register

これは全てのデータレジスタの内容を関連するワイパーコントロールレジスタに転送します。

- Global XFR Wiper Counter Register to Data Register

これは全てのワイパーコントロールレジスタの内容を関連するデータレジスタに転送します。

インクリメント/デクリメント命令

最後の命令は、インクリメント/デクリメントです。(図5と図9参照) このインクリメント/デクリメントコマンドは、他の命令とは異なります。一度命令が出て、DPはアクノレッジを返し、マスタデバイスは、ホストにそれによりホストは微調整が可能です。ステップ毎にセレクトされたワイパーのアップ又はダウンをします。SD LがH状態で、それぞれSCLクロックパルス(tHIGH)により、選択されたワイパーがR_H端子方向へ1抵抗セグメントを動かします。同様にSD LがL状態でそれぞれSCLクロックパルスにより、選択されたワイパーはR_L端子方向へ1抵抗セグメントを動かします。詳細については、命令フォーマットをご参照下さい。

図7. 2バイト命令シーケンス




図8. 3バイト命令シーケンス




図9. インクリメント/デクリメント命令シーケンス





図10. インクリメント/デクリメント タイミング リミット



命令フォーマット

Read Wiper Control Register (WCR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	DATA								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		1	0	0	1	P1	P0	0	0		7	6	5	4	3	2	1	0		

Write Wiper Control Register (WCR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	DATA								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		1	0	1	0	P1	P0	0	0		7	6	5	4	3	2	1	0		

Read Data Register (DR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	DATA								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		1	0	1	1	P1	P0	R1	R0		7	6	5	4	3	2	1	0		

Write Data Register (DR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	DATA								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		1	1	0	0	P1	P0	R1	R0		7	6	5	4	3	2	1	0		

Global Transfer Data Register (DR) to Wiper Control Register (WCR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		0	0	0	1	0	0	R1	R0		

Global Transfer Wiper Control Register (WCR) to Data Register (DR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		1	0	0	0	0	0	R1	R0		

Transfer Wiper Control Register (WCR) to Data Register (DR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		1	1	1	0	P1	P0	R1	R0		

Transfer Data Register (DR) to Wiper Control Register (WCR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		1	1	0	1	P1	P0	R1	R0		


Increment (I)/Decrement (D) Wiper Control Register (WCR)

S T A R T	DEVICE ADDRESSES								A C K	INSTRUCTION								DATA				A C K	S T O P
	0	1	0	1	A3	A2	A1	A0		0	0	1	0	P1	P0	0	0						
																		I/D	I/D	...	I/D	I/D	

注記：


(1) 不揮発性メモリへのいかなる書込・転送は、ストップコンディションが実行された後の高電圧サイクルによるものです。

TSSOP 20-Lead (Y)⁽¹⁾⁽²⁾




TOP VIEW

SYMBOL	MIN	NOM	MAX
A			1.20
A1	0.05		0.15
A2	0.80		1.05
b	0.19		0.30
c	0.09		0.20
D	6.40	6.50	6.60
E	6.30	6.40	6.50
E1	4.30	4.40	4.50
e	0.65 BSC		
L	0.45	0.60	0.75
L1	1.00 REF		
θ1	0°		8°




SIDE VIEW



END VIEW

注記：
(1) 全ての寸法はmmで表します。角度は度で示します。
(2) JEDEC MO-153に準拠。

オーダーインフォメーション



ORDERING PART NUMBER

DP7241YI-25
DP7241YI-10
DP7241YI-50
DP7241YI-00

注記

- (1) 全てのパッケージはRoHS 対応品です。(鉛フリー、ハロゲンフリー)
- (2) DP7241YI-10- T21 (SOIC、産業用、10k Ω 、テープ&リール、2,000/リール) を例として表しています。
- (3) 入手可能かどうかについては弊社までお問い合わせ下さい。

重要な注意点

- 弊社は、いかなる用途に対する製品の適合性に関しては、一切許可、言及、保障を表現、意図するものではありません。また、その製品の使用においては、どのような用途、使用方、アプリケーションに関する知的所有権や第三者の権利を侵害ません。特に、重大か又は偶発的な損害を含む使用法やアプリケーションから引き起こされるすべての責務を放棄します。
- 弊社は、その部品が人体に外科的に移植されるシステムや、または、生命の支援や維持を意図した他のアプリケーションや、弊社製品の故障が身体傷害または死に至るかもしれない状況を引き起こすかも知れない如何なる他のアプリケーションでの使用を目的に設計し、意図し、認定されたものではありません。
- 弊社は、ここに通知なしで説明されているどのような製品や、サービスを変更や、中止をする権利を確保しています。データシートに「Advance Information」または「Preliminary」が記載された製品や、ここに説明された他の製品は量産や販売をしていない場合があります。
- 弊社は、顧客に、注文をする前に最新の適切な製品情報を得るようにアドバイスします。回路図は典型的な半導体アプリケーションを説明していますが、その使用から生ずる損害等の責任を一切負うものではありませんのでご了承下さい。

日本電産コパル電子株式会社

〒160-0023 東京都新宿区西新宿 7-5-25 西新宿木村屋ビル
Tel. 03 (3364) 7071 Fax. 03 (3364) 7091

出版番号	MD-2111
改訂	Q
改訂月	2017年6月