Chapter 2: Instructions: Language of the Computer

2.1. Introduction

- 2.2. Operations of the Computer Hardware
- 2.3. Operands of the Computer Hardware

Arquitetura e Organização de Computadores

• Revisão (vocês já sabem):

As palavras da linguagem dos computadores são as:

 O vocabulário (conjunto das palavras) que os computadores entender é chamado de:

– É a interface entre o hardware e o software!

- O que aprenderemos?
 - Um conjunto de instruções real
 - Na forma escrita por pessoas
 - Na forma lida pelo computador
 - Usando abordagem "top-down"
- Por quê?
 - Entender um dos "segredos" da computação, o conceito de programa armazenado:
 - Instruções e dados de diversos tipos podem ser armazenados na memória como números
 - Entender o impacto das linguagens de programação e otimização de compiladores na performance.



- Afinal: o que é a Arquitetura do Conjunto de Instruções?
 - É um modelo abstrato de um computador que define:
 - as instruções suportadas
 - os tipos de dados suportados
 - os registradores
 - o hardware para gerenciar a memória principal
 - características fundamentais (consistência de memória, modos de endereçamento, memória virtual, etc.)
 - modelo de entrada e saída (input e output)
 - Um dispositivo que executa as instruções definidas pelo ISA, como a CPU por exemplo, é chamado de implementação.
 - ATENÇÃO: o ISA especifica o comportamento do código de máquina rodando em implementações dessa ISA, de forma independente das características da implementação. Isso fornece compatibilidade entre implementações diferentes.


• É um modelo abstrato de um computador:



Intel® 64 and IA-32 Architectures Software Developer's Manual

Combined Volumes: 1, 2A, 2B, 2C, 2D, 3A, 3B, 3C, 3D and 4

NOTE: This document contains all four volumes of the Intel 64 and IA-32 Architectures Software Developer's Manual: Basic Architecture, Order Number 253665; Instruction Set Reference A-Z, Order Number 325383; System Programming Guide, Order Number 325384; Model-Specific Registers, Order Number 335592. Refer to all four volumes when evaluating your design needs.





4.834 páginas...
Vai cair tudo na prova!

"Resumão" com as principais instruções:

https://www.felixcloutier.com/x86/

• Implementações diferentes do mesmo ISA Intel x86-64 (EMT64, x64, AMD64, INTEL 64):





- Existem diversas Arquiteturas de Conjuntos de Instruções (ISA) que podem ser categorizadas, grosso modo, nos seguintes tipos:
 - CISC: Complex Instruction Set Computer
 - É melhor fazer de tudo um pouco: > 1000 instruções
 - Faz "trocentas" coisas
 - RISC: Reduced Instruction Set Computer
 - É melhor fazer tudo de pouco: +- 200 instruções
 - Limita cada instrução a (quase sempre):
 - Acessar 3 registradores
 - Acessar 1 memória
 - Realizar 1 operação
 - LIW: Long Instruction Word
 - VLIW: Very Long Instruction Word
 - EPIC: Explicitly Parallel Instruction Computer
 - Outras (teóricas):
 - MISC: Minimal Instruction Set Computer
 - OISC: One-Instruction Set Computer

Se existem tantos ISAs diferentes, como aprender? Babel?

— CISC:

- Intel x86-64
- PDP-11
- VAX
- •

— RISC:

- IBM Power PC
- Sun Sparc
- MIPS
- Alpha
- RISC-V
- ARM

•



Pieter Bruegel the Elder - The Tower of Babel (Vienna) - 1563

Os ISAs são mais ou menos como dialetos da mesma língua!
 Aprendeu um, sabe o resto.

- CISC:
 - Intel x86-64
 - PDP-11
 - VAX
 - •
- RISC:
 - IBM Power PC
 - Sun Sparc
 - MIPS
 - Alpha
 - RISC-V
 - ARM
 - •



- Qual ISA vamos aprender? O RISC-V! Por quê?
 - Desenvolvido na Universidade de Berkeley, em 2010
 - Padrão aberto e gratuito
 - Comunidade internacional
 - Produtos sendo lançados
 - Popularidade crescente



The RISC-V Instruction Set Manual

Volume I: Unprivileged ISA Document Version 20191213

Editors: Andrew Waterman¹, Krste Asanović^{1,2}

¹SiFive Inc.,

²CS Division, EECS Department, University of California, Berkeley andrew@sifive.com, krste@berkeley.edu

December 13, 2019

The RISC-V Instruction Set Manual Volume II: Privileged Architecture

ume II: Privileged Architecture Document Version 20211203

Editors: Andrew Waterman¹, Krste Asanović^{1,2}, John Hauser

¹SiFive Inc..

²CS Division, EECS Department, University of California, Berkeley andrew@sifive.com, krste@berkeley.edu, jh.riscv@jhauser.us
December 4, 2021

393 páginas!

		-			227 0					517.5				
Base Category	Integer Name			RV32I B		V64I, and	/{64.128}		Catego		rivileged Name		RV mnem	onic
	Load Byte	I	LB	rd,rsl		TA	1 (04,120)		CSR Ac		Atomic R/W			
		I												
	d Halfword		LH	rd,rsl							ad & Set Bit			
	Load Word	I	LW	rd,rsl		L{D Q}	rd,rs1,	1mm	Ato		8. Clear Bit			
	e Unsigned	I	LBU	rd,rs1							ic R/W Imm			
	f Unsigned	I	LHU	rd,rsl		L{W D}U	rd,rsl,	1mm			Set Bit Imm			
	Store Byte	5	SB	rsl,rs							ear Bit Imm		[rd,csr	,imm
	e Halfword	S	SH	rs1,rs					Change		Env. Call			
9	Store Word	S	SW	rsl,rs	2,imm	S{D O}	rs1,rs2	,imm	Envi	ironment	Breakpoint	EBREA	K.	
Shifts	Shift Left	R	SLL	rd,rs1	,rs2	SLL(W D)	rd,rsl,	rs2		Environn	nent Return	ERET		
Shift Left !	Immediate	I	SLLI	rd,rs1	.shamt	SLLI(WID	rd.rsl.	shamt	Trap Re	direct t	o Superviso	MRTS		
	Shift Right	Ř	SRL	rd,rs1			rd,rsl,				Hypervisor			
Shift Right		ï	SRLI	rd,rs1							Supervisor			
Shift Right		Ř	SRA	rd.rsl			rd.rsl.				for Interrupt			
		I	SRAI											
Shift Right					,shamt		rd,rs1,		PIPIU	Supen	visor FENCE	JOE ENC	vm 151	
Arithmetic	ADD	R	ADD	rd,rs1			rd,rs1,		I					
ADD :	Immediate	I	ADDI	rd,rs1			rd,rs1,		I					
	SUBtract	R	SUB	rd,rs1			rd,rsl,							
Load L	Jpper Imm	U	LUI	rd,imm		Opti	onal Con	ipres	sed (16	-bit) I	nstructio	n Exte	nsion: I	RVC
Add Upper	Imm to PC	U	AUIPC	rd,imm		Category	Name	Fmt		RVC		R	VI equiva	elent
Logical	XOR	R	XOR	rd,rs1			Load Word	CL	C.LW		1',imm		',rsl',i	
XOR	Immediate	I	XORI	rd, rsl	.imm	Lo	ed Word SP	CI	C.LWSP	rd, imm		LW rd	,sp,imm*	4
	OR	R						1						
			OR	rd,rsl			oad Double		C.LD		1',imm		',rsl',i	
OR :	Immediate	I	ORI	rd,rs1		Load	Double SP		C.LDSP	rd,imm			,sp,imm*	
	AND	R	AND	rd,rs1			Load Quad		C.LQ		1',imm		',rsl',i	
	Immediate	I	ANDI	rd,rsl			ad Quad SP		C.LOSP	rd,imm			,sp,imm*	
Compare	Set <	R	SLT	rd,rsl	rs2,	Stores 9	tore Word	CS	C.SW	rsl',r	s2',imm	SW rs	l',rs2',	imm*4
Set < 1	Immediate	I	SLTI	rd,rsl	,imm	Sto	re Word SP	CSS	C.SWSP	rs2,im	m	SW rs	2,sp,imm	*4
Set <	 Unsigned 	R	SLTU	rd,rsl	,rs2	SI	ore Double	CS	C.SD	rsl',r	52',imm	SD rs	l',rs2',	imm*8
Set < Imm	n Unsigned	I	SLTIU	rd,rs1	,imm	Store	Double SP	CSS	C.SDSP	rs2,im	m	SD rs	2,sp,imm	*8
Branches	Branch =	SB	BEO	rs1,rs	2.imm	1	Store Quad	cs	c.so	rs14.r	s2',imm	SO 75	1',rs2',	imm*16
or unches	Branch ±	SB	BNE	rsl,rs			re Quad SP		C.SOSP	rs2,im			2,sp,imm	
	Branch <	SB	BLT	rs1,rs		Arithmet		CR	C.ADD	rd,		ADD	rd,rd,r	
	Branch 2	SB	BGE	rsl,rs		7	ADD Word		C.ADDW	rd,			rd,rd,i	
	Unsigned	SB	BLTU	rsl.rs			Immediate		C.ADDI		imm		rd.rd.i	
									C.ADDIW					
	Unsigned	SB	BGEU	rs1,rs			Word Imm				imm		rd,rd,i	
Jump & Lin		UJ	JAL	rd,imm			Imm * 16		C.ADDI1			ADDI	sp,sp,i	
	ık Register	UJ	JALR	rd,rsl	,ımm		5P Imm * 4		C.ADDI4				rd',sp,	
Synch Syr		I	FENCE			II .	Immediate		C.LI		imm		rd,x0,i	mm
	str & Data	I	FENCE	.I		Load	Upper Imm		C.LUI		imm	LUI	rd,imm	
System Sys	tem CALL	I	SCALL				MoVe	CR	C.MV	rd,	rsl	ADD	rd,rs1,	
Syst	em BREAK	I	SBREA	K			SUB	CR	C.SUB	rd,	rsl	SUB	rd,rd,r	51
Counters Re	aD CYCLE	I	RDCYC	LE Y	đ	Shifts Shi	ft Left Imm	CI	C.SLLI	rd.	imm	SLLI	rd,rd,i	
ReaD CYCLE	upper Half	I	RDCYC	LEH Y	d		Branch=0		C.BEOZ	rs1	',imm	BEQ	rs1',x0	,imm
	ReaD TIME	ī	RDTIM		d		Branch#0		C.BNEZ		',imm	BNE	rs1',x0	
ReaD TIME		i	RDTIM		d	Jump	Jump	CJ	C.J	imm		JAL	x0,imm	, 2
	TR RETired	Ī		TRET 1			np Register		C.JR	rd,		JALR	x0,rs1,	0
ReaD INSTR		I		TRETH I			ink J&L		C.JAL	imm		JALK	ra,imm	•
KEED INSTR	upper nair	1	RUINS	IREIR I	u									
							nk Register		C.JALR	rsl			ra,rs1,	U
							nv. BREAK	CI	C.EBREA			EBREA	-	
	3	2-bit	Instr	uction I	ormate	5				bit (RV	C) Instruc	tion F	ormats	
31 30	25 24	21	20	19 1	5 14 12	11 8 7	6 0	CR	15 14 13		10 9 8 7	6 5		1 0
R func		rs		rsl	funct3	rd	opcode	CI	funct		rd/rs1		rs2	op
I iunc	imm 11:0	18		rs1	funct3	rd	opcode	CSS	funct3		rd/rsl	_	imm	op
			0	rs1	funct3	imm[4:0]		CIW	funct3		imm		rs2	op
		rs		104			opcode		funct3 funct3	less.	imm	imm	rd' rd'	op
SB imm[12] in	mm [10:5]	rs		rs1	funct3	imm[4:1] imm		CL	funct3	imm	rs1'	imm	rd'	op
U		imm 3				rd	opcode	CS	funct3	offset	rs1'		offset	op
UJ imm[20]	imm[10:1]		imm[11]	imm	19:12	rd	opcode	CB CJ	funct3	OLIBOT	jump ta	root	Onnes	op

RISC-V Integer Base (RV321/641/1281), privileged, and optional compressed extension (RVC). Registers x1-x31 and the pc are 32 bits
wide in RV32I, 64 in RV64I, and 128 in RV128I (x0=0). RV64I/128I add 10 instructions for the wider formats. The RVI base of <50
classic integer RISC instructions is required. Every 16-bit RVC instruction matches an existing 32-bit RVI instruction. See risc.org.

	•	<u> </u>						(riscv.org) ②
		_		Multiply-Divide	Instruc			
Category Multiply	Name MULtiply	Fmt R	RV32M (Mu MUL	ltiply-Divide) rd.rs1.rs2	MUL(W D)		54,128} rd.rsl.rs2	
Multiply	MULtiply upper Half		MULH	rd,rs1,rs2	MOLEWID:	,	10,151,152	
MU	ILtiply Half Sign/Uns		MULHSU	rd,rs1,rs2				
	tiply upper Half Uns		MULHU	rd,rs1,rs2				
Divide	DIVide		DIV	rd,rs1,rs2	DIV(W D)	}	rd,rs1,rs2	
	DIVide Unsigned		DIVU	rd,rs1,rs2				
Remainde		R R	REM REMU		REM(W D)		rd,rs1,rs2	
,	REMainder Unsigned				REMU{W I	0}	rd,rs1,rs2	
Category	Opt Name	Fmt		uction Extensio (Atomic)	n: RVA	1.01/10	54.128}	
Load Load	Load Reserved		LR.W	rd,rsl	LR. (D 0)		rd,rs1	
Store	Store Conditional		SC.W	rd,rs1,rs2	SC. {D Q		rd,rs1,rs2	
Swap	SWAP	R	AMOSWAP.W	rd,rs1,rs2	AMOSWAP		rd,rs1,rs2	
Add	ADD	R	AMOADD.W	rd,rs1,rs2	AMOADD.	(D Q}	rd,rs1,rs2	
Logical	XOR	R	AMOXOR.W	rd,rs1,rs2	AMOXOR.		rd,rs1,rs2	
	AND		AMOAND.W	rd,rs1,rs2			rd,rs1,rs2	
	OR		AMOOR.W	rd,rs1,rs2	AMOOR. (rd,rs1,rs2	
Min/Max	MINimum	R	AMOMIN.W	rd,rs1,rs2			rd,rs1,rs2	
	MAXimum		AMOMAX.W	rd,rs1,rs2			rd,rs1,rs2	
	MINimum Unsigned MAXimum Unsigned		AMOMINU.W AMOMAKU.W	rd,rs1,rs2 rd,rs1,rs2			rd,rs1,rs2	
							rd,rs1,rs2	
l r Category	nree Optional Fl Name			I ction Extensio IP/SP,DP,QP Fl Pt)			& RVQ 54.128}	
Move	Move from Integer	R	FMV.{H S}.X	rd,rsl	FMV.{D		rd.rsl	
HOVE	Move to Integer		FMV.X.{H S}	rd,rsl	FMV.X.		rd,rsl	
Convert	Convert from Int	R	FCVT. {H S D Q}	.W rd,rsl	FCVT.{H		.{L T} rd,rsl	
Conver	rt from Int Unsigned		FCVT. {H S D Q}				.{L T}U rd,rsl	
	Convert to Int		FCVT.W.{H S D				S D Q} rd,rs1	
	vert to Int Unsigned		FCVT.WU.{H S D		FCVT. {L	T}U. {E	S D Q} rd,rs1	
Load	Load	I	FL{W,D,Q}	rd,rsl,imm				g Convention
Store Arithmeti	Store C ADD	R	FS{W,D,O} FADD.{S D O}	rs1,rs2,imm rd,rs1,rs2	Register ×0	ABI Nar	ne Saver	Description Hard-wired zero
Allumeu	SUBtract			rd,rs1,rs2	x1	2010	Caller	Return address
	MULtiply		FMUL. (S D O)	rd,rs1,rs2	×2	ap.	Callee	Stack pointer
	DIVide		FDIV. (S D Q)	rd,rs1,rs2	×3	gp		Global pointer
	SQuare RooT	R	FSQRT. (S D Q)	rd,rsl	×4	tp		Thread pointer
Mul-Add	Multiply-ADD			rd,rs1,rs2,rs3	x5-7	t0-2	Caller	Temporaries
	Multiply-SUBtract			rd,rs1,rs2,rs3	×8	s0/fp		Saved register/frame pointer
	ve Multiply-SUBtract gative Multiply-ADD			rd,rs1,rs2,rs3 rd,rs1,rs2,rs3	x9 x10-11	a0-1	Callee Caller	Saved register Function arguments/return values
Sign Injec		R	FSGNJ. (S D Q)	rd,rs1,rs2,rs3	x10-11 x12-17	a0-1 a2-7		Function arguments/return values
	egative SiGN source		FSGNJN. (S D Q)		×18-27	52-11		Saved registers
	Xor SiGN source		FSGNJX. (S D Q)		×28-31	t3-t6	Caller	Temporaries
Min/Max	MINimum	R	FMIN. (S D Q)	rd,rs1,rs2	£0-7	ft0-7		FP temporaries
	MAXimum	R	FMAX. (S D Q)	rd,rs1,rs2	£8-9	fs0-1		FP saved registers
Compare			FEQ. (S D Q)	rd,rs1,rs2	f10-11	fa0-1		FP arguments/return values
	Compare Float <	R R	FLT. (S D Q)	rd,rs1,rs2 rd,rs1,rs2	f12-17 f18-27	fa2-7		FP arguments
Catonoria	Compare Float S ation Classify Type		FLE.{S D Q} FCLASS.{S D O}		f28-31	ft8-11		FP saved registers FP temporaries
	tion Classify Type		FRCSR	rd,rsi	120-31	100-11	Caller	re temporaries
	tion Read Status tead Rounding Mode		FRESK	rd rd				
	Read Flags		FRFLAGS	rd				
	Swap Status Reg		FSCSR	rd,rsl				
s	wap Rounding Mode		FSRM	rd,rsl				
	Swap Flags	R	FSFLAGS	rd,rsl				
Swap F	Rounding Mode Imm	_	FSRMI FSFLAGSI	rd,imm rd,imm				

width matches the widest precision, and a floating-point control and status register fcsr. Each larger address adds some instructions: 4 for RVM, 11 for RVA, and 6 each for RVF/D/Q. Using regex notation, $\{\}$ means set, so $L\{D|Q\}$ is both LD and LQ. See rise.org. (8/21/15 revision)

 Antes de continuarmos: por que você acha que os ISAs são mais como dialetos de uma linguagem e não como linguagens totalmente diferentes?



- Antes de continuarmos: por que você acha que os ISAs são mais como dialetos de uma linguagem e não como linguagens totalmente diferentes?
 - Tecnologia tem princípios fundamentais parecidos
 - Só existem poucas operações básicas (+, -, etc.)
 - Facilitar a construção do hardware e do compilador:
 - Simplificar o equipamento!
 - Idéia conhecida desde 1946!



```
#include <stdio.h>
int main(void)
{
   printf("%s\n", "Olá, mundo!");
   return 0;
}
```

```
RISC-V rv32gc gcc 12.1.0 ▼
                               Compiler options...
    Output... TFilter... Libraries + Add new... Add tool...
     .LC0:
 1
             .string "Ol\303\241, mundo!"
 2
     main:
 3
                    sp,sp,-16
 4
             addi
                 ra,12(sp)
             SW
                 s0,8(sp)
             SW
             addi s0,sp,16
             lui a5,%hi(<u>.LC0</u>)
                    a0,a5,%lo(.LC0)
             addi
 9
             call
                    puts
10
             1i
                     a5,0
11
12
                    a0,a5
             mν
13
             1w
                ra,12(sp)
                 s0,8(sp)
14
             1w
                    sp,sp,16
15
             addi
16
             jr
                     ra
```

- Toda instrução aritmética no RISC-V realiza uma, e apenas uma operação, e deve envolver exatamente 3 "variáveis"
 - 2 operandos fontes: input/fonte de dados
 - 1 operando destino: onde o resultado será armazenado

Exemplo:
$$a = b + c$$
;
add a , b , c

- Sua vez: como fazer, em RISC-V, a operação em C:
 a = b + c + d + e;
- Comentários são iniciados por //
- Cada linha contém, no máximo, 1 instrução.

- Por que toda instrução aritmética exige sempre 3 variáveis?
- Por que toda instrução só realiza 1 única operação?

- Por que toda instrução aritmética exige sempre 3 variáveis?
- Por que toda instrução só realiza 1 única operação?

1º Princípio de Projeto: A Simplicidade Favorece a Regularidade

- Regularidade torna a implementação mais simples (hardware para número variável de operandos é mais complexo do que para um número fixo)
- Regularidade favorece aumentar performance com custo menor.

- E a subtração? Mesma coisa...
 - 2 operandos fontes: input/fonte de dados
 - 1 operando destino: onde o resultado será armazenado

```
Exemplo: d = a - e;

sub d, a, e
```


Sua vez: como fazer, em RISC-V, a operação em C:
 f = (g + h) - (i + j);

Considere o que você fez (eu espero!):
 f = (g + h) - (i + j);


```
add t0, g, h add t1, i, j sub f, t0, t1
```

- O que são essas "variáveis"? Onde seus valores estão armazenados?
 - São REGISTRADORES, pequenas quantidades de memória de armazenamento super-ultra-mega-hiper-rápidas que existem diretamente dentro da CPU

Já falei que registradores são rápidos?



Já falei que registradores ficam dentro da CPU?



- Existem diversos "tipos" de registradores, e cada ISA especifica isso de modo diferente.
- No RISC-V existem 32 registradores de propósito geral, para dados acessados com freqüência, cada um deles com tamanho de 32 bits. Existem outros registradores específicos (serão vistos depois).
- Como o tamanho de cada registrador é 32 bits, a palavra (word) do RISC-V é de 32 bits.
 - Existe também a palavra dupla (doubleword), com 64 bits.
- A palavra (word) é a unidade de tamanho que a CPU consegue acessar de cada vez.

 Por que só 32 registradores? Considerando que praticamente não há limitação no espaço físico para alocar registradores dentro da CPU, por que não colocar 256 registradores na CPU e ter muito mais dados para trabalhar?

 Por que só 32 registradores? Considerando que praticamente não há limitação no espaço físico para alocar registradores dentro da CPU, por que não colocar 256 registradores na CPU e ter muito mais dados para trabalhar?

> 2º Princípio de Projeto: Menor é Mais Rápido!

- Muitos registradores iriam aumentar o período de clock simplesmente porque os sinais elétricos teriam que percorrer um caminho maior
- Também causariam um aumento no formado das instruções

• Convenção de nomes de registradores em RISC-V:

RISC-V Calling Convention								
Register ABI Name		Saver	Description					
x0	zero		Hard-wired zero					
x1	ra	Caller	Return address					
x2	sp	Callee	Stack pointer					
x3	gp		Global pointer					
x4	tp		Thread pointer					
x5-7	t0-2	Caller	Temporaries					
x8	s0/fp	Callee	Saved register/frame pointer					
x9	s1	Callee	Saved register					
x10-11	a0-1	Caller	Function arguments/return values					
x12-17	a2-7	Caller	Function arguments					
x18-27	s2-11	Callee	Saved registers					
x28-31	t3-t6	Caller	Temporaries					

 Você entendeu os nomes e usos dos registradores? Então refaça a conta abaixo usando registradores!


$$f = (g + h) - (i + j);$$

- Especifique que registrador será utilizado para cada variável (e explique o motivo) – use a tabela!
- Reescreva com os registradores

RISC-V Calling Convention							
Register	ABI Name	Saver	Description				
x0	zero		Hard-wired zero				
x1	ra	Caller	Return address				
x2	sp	Callee	Stack pointer				
x3	gp		Global pointer				
x4	tp		Thread pointer				
x5-7	t0-2	Caller	Temporaries				
x8	s0/fp	Callee	Saved register/frame pointer				
x9	s1	Callee	Saved register				
x10-11	a0-1	Caller	Function arguments/return values				
x12-17	a2-7	Caller	Function arguments				
x18-27	s2-11	Callee	Saved registers				
x28-31	t3-t6	Caller	Temporaries				

 Quantos bits/bytes podem ficar armazenados nos registradores ao mesmo tempo?

 Quantos bits/bytes podem ficar armazenados nos registradores ao mesmo tempo?




- Estruturas de dados complexas (arrays, structs, estruturas dinâmicas, etc.) são mantidos na memória principal e transferidos para os registradores quando necessários através de uma instrução de transferência de dados.
 - Instrução de transferência de dados: uma instrução que move dados entre registradores e memória.
 - Instrução para buscar dado na memória e colocar em um registrador é a lw (de load word). ATENÇÃO: é complicado!

```
lw <reg.>, <offset>(<reg. endereço base>)
```

 Para entender, vamos primeiro ver um exemplo SIMPLES, mas TOTALMENTE ERRADO. Depois vamos corrigir.


- Imagine que você declarou o array A = [1, 101, 10, 100], com os

seguintes endereços:



- Como carregar o elemento A[2] (o valor 10) no registrador x9, considerando que o endereço base do array está no registrador x22? (o compilador/interpretador faz isso para nós)


- Corrigindo agora:
 - Como uma word são 32 bits (4 bytes), os endereços dos elementos não são sequenciais. Array A = [1, 101, 10, 100]:



- Como carregar o elemento A[2] (o valor 10) no registrador x9, considerando que o endereço base do array está no registrador x22? - Lembre-se: o computador lê a word (4 bytes)!

Sua vez:

 Você declarou um Array A = [1, 5, 10, 15, 20, ..., 90, 95, 100], que recebeu os seguintes endereços de memória:




— Como carregar o elemento A[13] no registrador x5, considerando que o endereço base do array está no registrador x18? — Lembre-se: o computador lê a word (4 bytes)! Qual o valor carregado em x5?

```
lw <reg.>, <offset>(<reg. endereço base>)
```

Sua vez:

 Você declarou um Array A = [1, 5, 10, 15, 20, ..., 90, 95, 100], que recebeu os seguintes enderecos de memória:



- Como carregar o elemento A[13] no registrador x5, considerando que o endereço base do array está no registrador x18? - Lembre-se: **o** computador lê a word (4 bytes)! Qual o valor carregado em x5?


$$1w \times 5$$
, 52×18

O valor carregado será o 65.

 Você entendeu mesmo? Você declarou, em C, um array do tipo double:

Como carregar o elemento A[23] no registrador x6,
 considerando que o endereço base do array está no registrador x19?

- OK, vamos complicar um pouco agora! Como números grandes (que não cabem em uma word) são armazenados?
 Por exemplo, como armazenar o número 12345678?
- Existem 2 grandes categorias de computadores:
 - "Little End":
 - O byte MENOS significativo fica no MENOR endereço
 - "Big End"
 - O byte MAIS significativo fica no MENOR endereço
- RISC-V é little-endian!



- Se existe uma operação para carregar um dado da memória para um registrar, deve existir uma operação inversa, ou seja, armazenar um dado do registrador na memória.
 - A instrução sw (store word) armazena um dado do registrador em uma posição na memória principal!
 - Funciona como o lw, mas agora a leitura é "invertida":

```
lw <reg.>, <offset>(<reg. endereço base>)
```

— Por exemplo: para salvar um número inteiro que está no registrador x8 na posição A[10] de um array cujo endereço base está no registrador x23, fazemos:

```
sw x8, 40(x23)
```

• Juntando tudo: você declarou o seguinte array em C:

Como executar a seguinte operação:

$$A[12] = A[21] + A[33]$$

Obs.: considere que o endereço base do array está no registrador x26. Demonstre todas as operações (incluindo carregar com 1w, as somas, e armazenar com sw).

Algumas observações:

- O endereço base deve estar em um registrador
- O offset deve ser um número constante
- Atenção ao trabalhar com word ou doubleword, o offset muda (4 ou 8 bytes)
- As instruções load word (lw) e store word (sw) são as duas únicas instruções que acessam a memória!
 - 1w carrega uma word da memória para um registrador
 - sw armazena uma word de um registrador na memória
- Compiladores tentam usar o máximo possível de registradores.
 Só "entornam" (spill) dados para a memória quando são pouco usados.

Operandos: constantes!

- Muitas operações aritméticas utilizam valores constantes, por exemplo:
 - Aumentar um contador
 - Controlar um loop
- RISC-V oferece diversas instruções com uma variação que permite trabalhar diretamente com operandos constantes.
 - Exemplo: f = f + 5

- Não existe uma instrução subi. Por quê?
- Por que operandos constantes são importantes?

Operandos: constantes!

• Por que operandos constantes são importantes?

3º Princípio de Projeto: Tornar Rápido o Caso Comum

- Operações com constantes são extremamente comuns nos programas
- Evita uma instrução de carregamento

Operandos: a constante 0 (zero)

- O registrador x0 é sempre o valor 0 (zero). Não pode ser modificado! Muito útil para algumas operações, como:
 - Negar um número:

sub
$$x9$$
, $x0$, $x21$

Mover dados entre registradores:

Resumo Até Aqui:

- Revisão sobre ISA
- Diferentes tipos de ISA
- Instruções para operações aritméticas básicas:
 - add
 - addi
 - sub
- Três Operandos:
 - Registradores: x21, x5, etc.
 - Memória: 4 (x18)
 - Constantes
- Instruções para transferência da dados (com endereço base e offset):
 - lw
 - sw

Últimas observações:

- Trabalharemos com o RV32, que é uma versão de 32 bits do RISC-V (a palavra é de 32 bits). Também existe a versão RV64 do RISC-V (a palavra é de 64 bits).
- É importante verificar o tamanho do tipo de dados, principalmente em arquiteturas de 64 bits:

Operating System	pointers	int	long int	long long int
Microsoft Windows	64 bits	32 bits	32 bits	64 bits
Linux, Most Unix	64 bits	32 bits	64 bits	64 bits

Hora de Esfriar a Cabeça!

