```
czas dostępu do pamięci może być stały lub zmienny
pamięc operacyjna o dostepie swobodnym moze byc trwala lub nietrwala
pamiec operacyjna to RAM(random access memory) lub ROM(read only memory)
budowa komórki pamięci dynamicznej DRAM:
-tranzystor i kondensator
-zalety:
1) niski pobór mocy
2) duży stopień scalenia
3)niski koszt wykonania
-wady:
1)czas dostepu ~60ns
2) konieczność odswiezania zawartości
3)dluzszy cykl odczytu
4) niska odpornosc na zakłócenia
budowa komórki pamieci statycznej SRAM:
przerzutnik dwustanowy
-zalety:
1) brak potrzeby odświeżania zawartosci
2)krótki czas dostępu ~10ns (5-10 cykli)
3)krótszy cykl odczytu
4) wysoka odporność na zakłócenia
-wady:
1)duzy pobór mocy
2) mały stopien scalenia
fizyczna budowa układu:
szerokość adress bus -> 22 bity 2*11
szerokosc data bus -> 8 bitów
kazdy chip zapamietuje 2^22 bitow
8 chipow polaczonych razem (kazdy produkuje 1 bit wyjsciowy) daje 4MB
Pamiec taka oznacza sie jako 4M x 8
```

szerokosc AB w Pentium IV =36 bitow w i7 Core 64bity

kondensator -> bedący nosnikiem informacji -> ulega samoistnemu rozladowaniu -> koniecznosc odswiezania jego zawartosci -> proces odsweizania nastepuje co 2-4ms, polega na odczytaniu zawartosci komorki i powtornym jej zapisaniu

podczas operacji odczytu nastepuje przeplyw ladunku z kondensatora C1 do linii bitu, co pociaga za sobą wymazanie informacji

konieczne jest ladowanie pojemnosci (odswiezenie zawartosci) takze bezposrednio po odczycie (pogorszenie parametrow)

## metody odswiezania:

- 1) asynchroniczne -> latwe w realizacji, malo wydajne (procesor jest blokowany na kilkadziesiat mikrosekund)
- 2) synchroniczne -> trudniejsze i kosztowniejsze w realizacji (odswiezanie wystepuje w czasie wyznaczonych odcinkow zegara co kilkanascie mikrosekund)

## rodzaje pamieci RAM:

- 1)FPM DRAM -> w tego typu pamieciach przy dostepie do zawartosci wiersza stosuje sie sekwencje sygnałów strobujących [RAS,CAS,CAS,CAS,CAS]
- 2) EDO DRAM -> ulepszony FPM DRAM z bardziej precyzyjnie generowanymi hasłami CAS
- 3) SDRAM -> sterowanie synchroniczne impulsami zegarowymi
- 4) DDR SDRAM -> ulepszona wersja SDRAM , w ktorej uzywane sa oba zbocza impulsu zegarowego jako sygnału sterującego

sposoby zwiekszania wydajnosci pamiecie DRAM

- 1)zwiekszenie szerokosci odczytywanych danych
- 2)manipulacja sygnalami sterujacymi
- 3) wprowadzenie synchronicznego odczytu
- 4) odczyt na opadajacym i narastajacym zboczu zegara
- 5) bankowanie układów pamieci

zwiekszenie pamieci w systemie odbywa sie na dwa sposoby:

- 1) wydluzenie dlugosci slowa -> szersza magistrala
- 2) wydluzenie czasu odczytu -> połaczenie kostek pamieci

## typy pamięci:

- 1) SIMM
- 2) 72 SIMM -> 32 bity danych

3) 168 SIMM -> 64 bity danych

parametry układów pamięci:

- 1) czas dostępu
- 2) czas cyklu
- 3) opóźnienie CL, CAS Latency
- 4) x-y-z dla pamieci asynch
- 5) u-x-y-z dla pamieci synch

w pamieciach stosuje sie niekiedy dodatkowy bit (parity bit)

w tych kompach, które wykonuja bardziej odpowiedzialne funkcje wykorystuje sie kilka bitow parzystosci (detekcja i korekcja) uklady i pamiec ECC->zalecana w systemach z >1GB RAM

w rozwiazaniach klastrowych -> Chipkill

DDR 3,4,5

pamiec GDDR (wieksza szerokosc, sposób podłączenia)

redukcja zuzytej energii-> tryb uspienia

lokalnosc czasowa -> wielokrotne odwołanie do tych samych komorek pamieci

lokalnosc pamieciowa -> odwoloania do komorek pamieci znajdujacych sie w sasiedztwie

rejestry procesora (L0) <- L1 i L2 <- L3 <- pamiec glówna <- pamiec masowa <- dyski w serwerach sieciowych