Electrónica digital Laboratorio 09

Ejercicio 01

Módulos de los Flip Flop de 1, 2 y 4 bits

```
// Flip Flop D 1 bit

module FFD(input wire clk, EM, reset, input wire C, output reg D);
always @ (posedge clk, posedge reset) begin

// Non-blockinf assignent
ff(reset) // Colocar todos los valores en 0

// Non-blockinf assignent
ff(reset) // Colocar todos los valores en 0

// Flip Flop 2 bits

// Flip Flop 4 bits

module FFD2 (Clk, EM, reset, C[0], D[1));

// Flip Flop 4 bits

module FFD2 Bl(clk, EM, reset, C[3:2], D[3:2]);

// FFD2 Bl(clk, EM, reset, C[3:2], D[3:2]);
```

Testbench

```
module testbench();

//inputs
    reg clk, EN, reset;
    reg C;
    reg [1:0]C1;
    reg [3:0]C2;

//outputs
    wire D;
    wire [3:0]D2;

// Clock
    always
    begin
        clk <= 1; #1 clk <= ~clk; #1;
    end

// Llamar a los módulos

FFD Al(clk, EN, reset, C, D); // Flittidiflop 1 bit

FFD2 Bl(clk, EN, reset, C1[1:0], D1[1:0]); // Flittidiflop 2 bits

FFD4 Bl(clk, EN, reset, C2[3:0], D2[3:0]); // Flittidiflop 4 bits

initial begin
    #1
    $display("\n");
    $display(\n");
    $display(\n");
```


Carné: 19659

Sección: 20

```
initial
   #100 $finish;

// GTKwave para el diagrama de timing
  initial begin
   $dumpfile("Ejercicio_01_tb.vcd");
   $dumpvars(0, testbench);
  end
endmodule
```

Para crear 3 Flip Flops tipo D de 1, 2 y 4 bits respectivamente se utilizaron los flancos del reloj, un reset y un enable. Por lo que, para crear un FF de 2 bits se utilizaron dos FF de 1 bit, y para el FF de 4 bits, se utilizaron 2 FF de 2 bits. Para finalizar, se realizó un testbench para verificar que los módulos funcionaran como debían.




Flip	Flo	p de 4	bit	
clk	EN	reset	С	D
l				
0 1	0	X	XXXX	XXXX
9	1 1	1 1	0000	0000
1	1	1	0000 0000	0000 0000
9				
1	1 1	1 1	0000 0000	0000 0000
9	1	9	0000	0000
1	1	0	0000	0000
0	1	0	0000	0000
1	1	0	0000	0000
ė	1	0	0000	0000
1	1	0	0000	0000
ø	1	0	0000	0000
1	1	ø	0000	0000
ø	1	ø	0000	0000
1	1	ø	0000	9999
ø	1	0	1111	9999
1	ī	ø	1111	1111
ø	ī	9	1111	1111
1	ī	ø	1111	1111
ø	1	9	1111	1111
1	1	ē	0000	0000
0	1	ē	0000	0000
1	1	ē	0000	0000
0	1	0	0000	0000
1		0	0000	0000
0	0	0	0000	0000
1	0	0	0000	0000
0			0000	0000
1			0000	0000
0			0000	0000
1			1111	0000
0			1111	0000
1			1111	0000
0			1111	0000
1			1111	0000
0			1111	0000
1	0	0	1111	0000

GTKWAVE



Ejercicio 02

Circuitverse



Módulo de los Flip Flops tipo D y T


```
// Flip Flop D 1 bit
module FFD(input wire clk, EN, reset, input wire C, output reg D);
always @ (posedge clk, posedge reset) begin

// Non-blockinf assignent
    if(reset) // Colocar todos los valores en 0
    D <- 1'b0;
    else if(EN == 1) // Enabled encendido cuenta cuenta cada flanco del reloj
    D <= C;
    end
endmodule

// Módulo flip flop tipo T
module FFT(input wire clk, EN, reset, output D);
    wire w;
    assign w = -D;

FFD A1(clk, EN, reset, W, D);
endmodule</pre>
```

Testbench



GTKWAVE



Para crear un Flip Flop tipo T a partir de uno D se utilizó el código del FF de 1 bit, del ejercicio anterior y fue instanciado en el módulo del FF tipo T de 1 bit. Su funcionamiento consta de utilizar los flancos del reloj, para que, cuando varíen y el enable esté encendido, la entrada del FF sea Q negado.

Ejercicio 3


Tabla para el crear el Flip Flop tipo JK

Term	J	K	Q	=>	D
0	0	0	0		0
1	0	0	1		1
2	0	1	0		0
3	0	1	1		0
4	1	0	0		Χ
5	1	0	1		1
6	1	1	0		1
7	1	1	1		0

Ecuación minimizada

```
Entered by truthtable:
D = J' K' Q + J K' Q + J K Q';
Minimized:
D = K' Q + J Q';
```

Circuitverse



Módulo

```
// Flip Flop D 1 bit
module FFD(input wire clk, EN, reset, input wire C, output reg D);
always @ (posedge clk, posedge reset) begin

// Non-blockinf assignent
    if(reset) // Colocar todos los valores en 0
        D <= 1'b0;

    else if(EN == 1) // Enabled encendido cuenta cuenta cada flanco del reloj
        D <= C;
    end
    endmodule

// Flip FLop JK

module FFJK(input wire clk, EN, reset, input wire J, K, output Q);
    wire D, QN, KN, Y1, Y2;

    not(QN, Q);
    not(KN, K);
    and(Y1, KN, Q);
    and(Y2, J, QN);
    or(D, Y1, Y2);

FFD A1(clk, EN, reset, D, Q);
endmodule</pre>
```

Testbench

```
module testbench();

// inputs
reg clk, EM, reset;
reg J, K;

// Outputs
wire Q;

// Clock
always
El clk = ~clk;

// Instanciar el modulo
FF3K Al(clk, EM, reset, J, K, Q);
initial begin
id
id slaplay("\n");
idisplay("Flip flop JK");
idisplay("Flip flop JK");
idisplay("Flip flop JK");
idisplay("Flip flop JK");
idisplay("\n");
idispla
```

Flip Flop JK clk FN reset J K X 0 0 0 0000001 000 0 0 0 0 0011000000 0 0 0 0 0 0 0 1 0 0 0

GTKWAVE



Para crear un Flip Flop tipo JK se utilizó lógica combinacional con el módulo del Flip Flop tipo D de un bit. Se requirieron 2 compuertas not, and y una or. Para finalizar, se realizó un testbench para verificar el funcionamiento del mismo.

Ejercicio 4

Módulo del buffer triestado

```
module BT(input wire EN,
  input wire [3:0]S, // Entradas
  output wire [3:0]Q); // Salidas
  assign Q = (EN) ? S : 4'bz; // Cuando EN = 0 la salida está en alta impedancia
endmodule
```

Testbench

```
module testbench();
 reg EN;
 reg [3:0]S;
 wire [3:0]Q;
// Instanciar el módulo
 BT A1(EN, S, Q);
 initial begin
   $display("\n");
   $display("Buffer triestado de 4 bits");
   $display("\n");
   $display(" EN S | Q |");
$display("-----|");
   $monitor("%b %b | %b |", EN, S, Q);
   #1 EN = 0; S = 4'b0000;
    #5 S = 4'b1111;
     #25 $finish;
   $dumpfile("Ejercicio_4_tb.vcd");
   $dumpvars(0, testbench);
 end
```



GTKWAVE



Para crear un buffer triestado se requirió de un enable, un input de 4 bits, un output de 4 bits y se tomó en cuenta que su funcionamiento se basa en que la salida es igual a la entrada a menos que enable esté apagado, ya que, en ese momento, se evidencia alta impedancia como es visto de color Amarillo en el diagrama de timing.

Ejercicio 5

Módulo

Testbench

```
reg EN;
reg [5:0]entori;
wire [12:0]shuppatsu;

// Instanciar el módulo
MROM AI(EN, entori, shuppatsu);

initial begin
si
sdisplay("\m");
$display("\m");
$display("\m");
$display("\m");
$display(" EN entori | shuppatsu | "");
$display("
$display(" EN entori | shuppatsu | "");
$display(" EN entori | shuppatsu | "");
$display(" Sensitori = 7'beeeeee;
si EN = 0;
santori = 7'beeeek;
si entori = 7'beeek;
si entori
```

EN	ento	ori	 S	huppat	:su	
x	xxxxx	cx	xx	xxxxx	XXXXX	l
e	000000			999999		i
1	000000	99	10	000000	01000	i
1	XXXXXX	(0	10	000000	01000	i
1	00001>	d	01	000000	01000	i
1	00000>	1	10	000000	01000	i
1	00011>	d i	10	000000	01000	i
1	00010x	(1	01	999999	01000	İ
1	0010xx	(1 j	99	010016	00010	i
1	0011xx	d	10	010011	.00000	İ
1	0100xx	(1 j	00	110100	00010	i
1	0101xx	(1 j	00	110100	00100	i
1	0110xx	(1	10	110101	.00000	İ
1	0111xx	(1 j	10	000001	11000	İ
1	1000x1	11	01	000000	01000	İ
1	1000x6	91	10	000000	01000	İ
1	1001x1	11	10	000000	01000	ĺ
1	1001x6	91	01	000000	01000	ĺ
1	1010xx	(1	99	110116	00010	Ĺ
1	1011xx	(1	10	110111	.00000	l
1	1100xx	(1	01	00000e	01000	
1	1101xx	(1	99	000000	01001	
1	1110xx	(1	99	111000	000010	
1	1111xx	(1	10	111001	.00000	
gtk	wave Ej	jercicio	_5_	tb.vcd	Ejerci	ci

GTKWAVE



Para implementar la tabla proporcionada como memoria ROM se utilizó la función de case que permite establecer todas las condiciones sin la necesidad de utilizar el commando de if para cada una. Asimismo, se realizó un módulo de testbench para corroborar que el funcionamiento del mismo era el correcto. Para esto, se probaron 21 posibles combinaciones y en efecto, el funcionamiento era el debido.

Link al repositorio:

https://github.com/valeelorraine/Laboratorios_Digital

Link a circuitverse:

https://circuitverse.org/users/29247/projects/laboratorio-09