Unit 1 Fundamentals of MOS Device Physics

To be thought/discussed

2 - MOS Transistors Operating Regions - Prepare a short document for your own about the operating regions of a MOS transistor. What are the most common operating regions that MOS transistors operate in a circuit, and what are the main differences between them?

Resumen de zonas de operación del MOS

Cuando hablamos de zonas de operación del Mos podemos encontrarnos tres regiones, las cuales son:

- Zona de corte o de no conducción
- Zona del triodo
- Zona de saturación

A continuación se va a explicar el funcionamiento que tiene el transistor en cada una de estas zonas:

Zona de corte

En esta zona, cuando VG< VTH, no hay un canal formado entre source y drain. Se dice que el MOS está "apagado". A medida que VG incrementa de cero y se hace más positiva, los huecos del sustrato p son repelidos del área del gate dejando iones negativos para reflejar la carga en la compuerta. Es decir, se crea una región de agotamiento. En esta condición no fluye corriente porque no hay portadores de carga disponibles.

A medida que Vg continúa aumentando y se llega a un valor suficientemente positivo (se asemeja a un divisor de tensión entre el capacitor de oxido de compuerta y la capacidad de la región de agotamiento) los electrones fluyen desde el surtidor hacia la interfaz y eventualmente hacía el drenador. Así, se forma un canal de portadores bajo el oxido de compuerta entre S y D y el MOS se "enciende".

En este punto es importante aclarar que es la interfaz y que es la capa de inversión:

La "interfaz" es la superficie de contacto entre el oxido de compuerta y el sustrato. Cuando el libro habla de que la interfaz se invierte, se refiere a que cuando VG supera a VTH, la concentración de electrones atraídos a la interfaz óxido-silicio se hace mayot que la concentración de huecos originales de esa zona. En este tipo de sustrato, la superficie del semiconductor que originalmente era de tipo P (huecos como portadores mayoritarios), se comporta como uno de tipo n en esa fina capa superficial denominada capa de inversión o canal de inversión. El valor de VG para el cual esto ocurre se le denomina voltaje umbral, VTH. Si VG aumenta más, la carga en la región de agotamiento permanece relativamente constante mientras que la densidad de carga del canal continúa aumentando, proporcionando una mayor corriente de Source a Drain. Es difícil definir VTH, pero en si depende de:

- Potencial de Fermi "ΦF"
- Capacidad del oxido de compuerta por unidad de área C_{ox}
- Carga en la región de agotamiento Q_{dep}
- Diferencia de función de trabajo Gate-Source (depende de los materiales) Φ_{MS}

En teoría VTH = Φ_{MS} +2* Φ F + $\frac{Qdep}{Cox}$.


En la práctica, VTH se ajusta típicamente mediante la implantación de dopantes en el área del canal durante la fabricación del dispositivo, alternando el nivel de dopaje del sustrato cerca de la interfaz del óxido.

En los PMOS, el fenómeno es similar, solo que se invierten los materiales tipo P y . Una vez VGS>VTH se dice que el MOS está encendido y entramos en la región del triodo


Zona del triodo

Suponiendo que la inversión ocurre en VGS=VTH, entonces la densidad de carga en la capa de inversión producida por la capacidad gate-óxido es proporcional a VGS-VTH. Para VGS> VTH cualquier carga colocada en el gate debe ser reflejada por la carga en el canal, produciendo una densidad de carga de canal uniforme:

 $Q_D = W^*C_{OX}^*(VGS-VTH)$



Ahora, suponiendo que la tensión en el drenador V_D es mayor que cero, como el potencial del canal varía de cero en la fuente V_D en el Drain, la diferencia de tensión entre la compuerta y el canal varía de VG (cerca del Source) a VG-VD (cerca del Drain). Asi la densidad de carga en un punto x del canal es Q_D = W*C $_{OX}$ *(VGS-V(x)-VTH), donde V(x) es el potencial del canal en x.



La corriente de drain está dada por:

 $I_D = W^*C_{OX}^*(VGS-V(x)-VTH)^* v$ (donde V es la velocidad de los electrones en el canal).

Resolviendo una integral y teniendo en cuenta que I_D es constante a lo largo del canal, obtenemos: $I_D = u_n^*W/L^*C_{OX}^*((VGS-VTH)^*VDS - 0.5VDS^2)$

Esta ecuación nos da una parábola, donde la capacidad de corriente del dispositivo aumenta según VGS. Se puede demostrar que el punto máximo de cada parábola ocurre cuando VDS=VGS-VTH, y ese punto es:

 $I_{DMAX} = 0.5 * u_n * W/L * C_{OX} * (VGS-VTH)^2$.

Finalmente llamamos VGS-VTH el "voltaje de overdrive" y W/L la "relación de aspecto". Si VDS≤VGS-VTH, decimos que el dispositivo opera en la "región de triodo".




Figure 2.11 Drain current versus drain-source voltage in the triode region.

Finalmente, tambien es interesante ver que cuando $V_{DS} << 2V_{OVERDRIVE}$, tenemos que: $I_D = u_n * C_{OX} * W/L * (V_{GS} - V_{TH}) V_{DS}$

Donde se puede ver que I_D es una función lineal dependiente de V_{DS} . Para pequeñas V_{DS} , esta relación lineal implica que el camino desde la fuente hasta el drenador puede ser representada como un resistor lineal igual a:

$$R_{on} = \frac{1}{\mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})}$$

La operación lineal en la region del triodo puede verse en el siguiente grafico:





Figure 2.12 Linear operation in deep triode region.

Zona de saturación

Ocurre cuando V_{DS} supera a V_{GS} - V_{TH} . Cuando esto ocurre, I_D se mantiene relativamente constante y decimos que el dispositivo opera en la región de saturación. Para comprender este fenómeno, recordemos que la densidad local de la carga en la capa de inversión es proporcional a V_{GS} - V_{TH} -V(x). Asi, si V(x) se aproxima a V_{GS} - V_{TH} , entonces $Q_D(x)$ cae a cero. En otras palabras, si V_{DS} es ligeramente mayor que V_{GS} - V_{TH} , la capa de inversión se detiene en x<= L y decimos que el canal se ha "estrangulado" (piched-off). A medida que V_{DS} aumenta aún más, el punto en el que Q_D es igual a cero se mueve gradualmente hacia el Source. Asi, en algún punto a lo largo del canal, la diferencia de potencial entre el gate y la interfaz óxido-silicio no es suficiente para soportar una capa de inversión.



En presencia del estrangulamiento, a medida que los electrones se acercan al punto de pinch-off donde Q_D tiende a cero, su velocidad aumenta enormemente (recordar que $v=I/Q_D$, si Q_D tiende a cero entonces la velocidad tiende a infinito). Al pasar el punto de estrangulamiento los electrones simplemente salen disparados a través de la región de agotamiento y llegan al terminal del drain.




Figure 2.16 Pinch-off behavior.

Teniendo en cuenta que L' es el punto Q_D (densidad de carga móvil) cae a cero tenemos:

$$I_D = \frac{1}{2} \mu_n C_{ox} \frac{W}{L'} (V_{GS} - V_{TH})^2$$

donde I_D es independiente de V_{DS} si L' es cercana a L. Decimos que el dispositivo tiene entonces un comportamiento de ley cuadrática, donde podemos obtener V_{GS} según:


$$V_{GS} = \sqrt{\frac{2I_D}{\mu_n C_{ox} \frac{W}{L'}}} + V_{TH}$$

Si tenemos en cuenta la modulación de largo de canal, la corriente de drenador se ve afectada por un factor, denominado "coeficiente de modulación de largo de canal".

$$I_D \approx \frac{1}{2} \mu_n C_{ox} \frac{W}{L} (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS})$$

Este afecta la curva ID-VGS, dando lugar asi a una pendiente en la region de saturacion y causando que la corriente ID no sea constante para cualquier VDS, ya que a medidas que aumentamos V_{DS} más allá del punto de saturación el campo eléctrico en la región de deplexión cerca del drenador se hace mas fuerte. Esto provoca que el punto de estrangulamiento se mueva ligeramente hacia el surtidor. Esto causa que la longitud efectiva del canal se reduzca, por lo que si la longitud efectiva disminuye la corriente $I_{D \text{ aumenta}}$.

En la siguiente figura podemos ver las tres regiones de operación de un NMOS en un solo gráfico:



Es importante recordar que para los PMOS el análisis es similar, pero como la movilidad de los huevos es la mitad de la movilidad de los electrones y de sentido contrario, los PMOS tienen menor capacidad de corriente y sus curvas características se ven en el "cuarto cuadrante".

Solución de parte práctica

Chapter 2 Problem 2.1 - Notes: Consider the source/drain side diffusion (LD), and channel length modulation (Lambda). Use transistor model parameters from Table 2.1 at page 35 in Razavi's textbook. You can use Microsoft Excel/Python/Matlab/octave (whatever software you are familiar with) to plot the waveforms.


Unless otherwise stated, in the following problems, use the device data shown in Table 2.1 and assume V D D = 3 V where necessary.

Los cálculos y gráficos fueron realizados en Matlab, también se realizaron algunas simulaciones en LTspice, todos los códigos realizados para ello se encuentran en el siguiente repositorio: https://github.com/valejramirez/Week1_DACI


2.1. For W/L = 50/0.5, plot the drain current of an NFET and a PFET as a function of |V GS | as |V GS | varies from 0 to 3 V. Assume that |V DS | = 3 V.

Gráficos hechos en Matlab a partir del paso a paso de los cálculos:

Curva ID-VGS para el NMOS:



Curva ID-VGS para el PMOS:



Problem 2.1: Enter below your calculation result for NMOS effective length, Leff, in micrometers *Question 1:

Leff Ldrawn - 2* LD

```
Leff = 3.4000e-07
```

$$L_{eff} = 0.34 \text{ e-}06 \text{ m}$$

Question 2

Problem 2.1: Enter below your calculation result for PMOS effective length, Leff, in micrometers

Question 3

 $L_{eff} = 0.32 \text{ e-}06 \text{ m}$

Problem 2.1: Enter below your calculation result for NMOS W/Leff

$$\frac{W}{L_{eff}} = \frac{50}{0.34} = 147,0588$$

Question 4

Problem 2.1: Enter below your calculation result for PMOS W/Leff

$$\frac{W}{L_{eff}} = \frac{50}{0.32} = 156,200$$

Question 5

Problem 2.1: Enter below your calculation result for Cox in units uF/m² Asumiendo que el oxido de gate es dióxido de silicio:

```
\epsilon_{\rm rSiO2} = 3.9
```

```
epsilon_0 = 8.854e-12; % Permitividad del vacío en F/m
epsilon_r_SiO2 = 3.9; % Permitividad relativa del SiO2 (óxido de
puerta)

% Calcular la permitividad dieléctrica del óxido (epsilon_ox)
epsilon_ox = epsilon_r_SiO2 * epsilon_0;

% Calcular Cox en F/m^2
Cox_F_per_m2 = epsilon_ox / TOX;

% Convertir Cox a uF/m^2 (microfaradios por metro cuadrado)
% 1 uF = 1e-6 F
Cox= Cox_F_per_m2 / 1e-6
```

 $\overline{\text{Co}}$ x= 3.8367e+03 uF/m² = 3836.7 uF/m²

Ouestion 6

Problem 2.1: Enter below your calculation result for NMOS 1/2*un*Cox*W/Leff*(1+lambda*VDS) in units of mA/V² Asumiendo VDS=3V

```
%Q6 en A/v^2
Q6 = 0.5*(0.035)*Coxb*(W/Leff)*(1+LAMBDA*VDS)
=0.0128A/V<sup>2</sup>=12.8 ma/V<sup>2</sup>
```

Question 7

Problem 2.1: Enter below your calculation result for PMOS 1/2*un*Cox*W/Leff*(1+lambda*VDS) in units of mA/V²

Asumiendo VDS=3V

```
%Q7 en A/V^2
Q7 = 0.5*(0.01)*Coxb*(W/Leff)*(1+LAMBDA*VDS)
=0.0048A/V<sup>2</sup>= 4.8\text{mA/V}^2
```

Question 8

Problem 2.1: Enter below your calculation result for NMOS drain current, Id, in mA at |Vgs|=3V

```
%Q6 en mA/m2
Q6 = 0.5*(0.035)*Coxb*(W/Leff)*(1+LAMBDA*VDS)
%question 8
ID= Q6* 5.29
ID=0.0679 A = 67.9 mA
```

Question 9

Problem 2.1: Enter below your calculation result for PMOS drain current, Id, in mA at |Vgs|=3V. (Enter the drain current value as a positive number)

```
I_D = 0.5*(0.01)*Coxb*(W/Leff)*(1+LAMBDA*VDS)*((VGS-VTH)^2)
```

Considerando que $((VGS-VTH)^2) = 4.84$, se calcula:

```
%Q7 en A/V^2
Q7 = 0.5*(0.01)*Coxb*(W/Leff)*(1+LAMBDA*VDS)
%question 9
ID= Q7* 4.84
0.0232 A = 23.2 mA
```

Chapter 2 Problem 2.2 - Notes: Neglect source/drain side diffusion (LD). Use transistor model parameters from Table 2.1 at page 35 in Razavi's textbook.

Table 2.1 Level 1 SPICE models for NMOS and PMOS devices.

NMOS Model			
LEVEL = 1 NSUB = 9e+14 TOX = 9e-9 MJ = 0.45	VTO = 0.7 LD = 0.08e-6 PB = 0.9 MJSW = 0.2	GAMMA = 0.45 UO = 350 CJ = 0.56e-3 CGDO = 0.4e-9	PHI = 0.9 LAMBDA = 0.1 CJSW = 0.35e-11 JS = 1.0e-8
PMOS Model			
$\begin{aligned} \text{LEVEL} &= 1\\ \text{NSUB} &= 5\text{e}{+}14\\ \text{TOX} &= 9\text{e}{-}9\\ \text{MJ} &= 0.5 \end{aligned}$	$\begin{aligned} &\text{VTO} = -0.8\\ &\text{LD} = 0.09e{-6}\\ &\text{PB} = 0.9\\ &\text{MJSW} = 0.3 \end{aligned}$	$\begin{aligned} & \text{GAMMA} = 0.4 \\ & \text{UO} = 100 \\ & \text{CJ} = 0.94 \\ & \text{CGDO} = 0.3 \\ \\ & \text{e} - 9 \end{aligned}$	$\begin{aligned} & PHI = 0.8 \\ & LAMBDA = 0.2 \\ & CJSW = 0.32 e{-11} \\ & JS = 0.5 e{-8} \end{aligned}$

VTO: threshold voltage with zero V_{SB} (unit: V) GAMMA: body-effect coefficient (unit: $V^{1/2}$)

PHI: $2\Phi_F$ (unit: V)

TOX: gate-oxide thickness (unit: m) NSUB: substrate doping (unit: cm⁻³) LD: source/drain side diffusion (unit: m) UO: channel mobility (unit: cm²/V/s)

LAMBDA: channel-length modulation coefficient (unit: V⁻¹)

CJ: source/drain bottom-plate junction capacitance per unit area (unit: F/m²)
CJSW: source/drain sidewall junction capacitance per unit length (unit: F/m)

PB: source/drain junction built-in potential (unit: V)

MJ: exponent in CJ equation (unitless)

MJSW: exponent in CJSW equation (unitless)

CGDO: gate-drain overlap capacitance per unit width (unit: F/m)

CGSO: gate-source overlap capacitance per unit width (unit: F/m)

JS: source/drain leakage current per unit area (unit: A/m²)

Circuit Simulation - Download and install LTSpice from Linear Technology web site and answer the related questions in the form

Unless otherwise stated, in the following problems, use the device data shown in Table 2.1 and assume V D D = 3 V where necessary.

For W/L = 50/0.5 and |I D | = 0.5 mA, calculate the transconductance and output impedance of both NMOS and PMOS devices. Also, find the "intrinsic gain," defined as g m r O.

Question 10

Problem 2.2: Enter below your calculation result for NMOS and PMOS W/L W/L = 50/0.5 = 100

Question 11

Problem 2.2: Enter below your calculation result for Cox in units uF/m² Asumiendo que el oxido de gate es dióxido de silicio:

 $\epsilon_{\rm rSiO2} = 3.9$

epsilon 0 = 8.854e-12; % Permitividad del vacío en F/m

```
epsilon_r_SiO2 = 3.9; % Permitividad relativa del SiO2 (óxido de puerta)

% Calcular la permitividad dieléctrica del óxido (epsilon_ox)
epsilon_ox = epsilon_r_SiO2 * epsilon_0;

% Calcular Cox en F/m^2
Cox_F_per_m2 = epsilon_ox / TOX;

% Convertir Cox a uF/m^2 (microfaradios por metro cuadrado)
% 1 uF = 1e-6 F
Cox= Cox_F_per_m2 / 1e-6
```

 $Cox = 3.8367e + 03 \text{ uF/m}^2 = 3836.7 \text{ uF/m}^2$

Question 12

Problem 2.2: Enter below your calculation result for NMOS gm in units of mA/V. (neglect channel length modulation in this calculation)

$$gm = \sqrt{2 * \mu p * Cox * (W/L) * ID} = 3.6645 \text{ mA/V}$$

Para obtener este resultado fue importante recordar que un Faradio es igual a [A*S/V] por lo que se multiplico Cox por 1000 para convertir su unidad en [mA*S/V]

Ouestion 13

Problem 2.2: Enter below your calculation result for PMOS gm in units of mA/V

$$gm = \sqrt{2 * \mu p * Cox * (W/L) * ID} = 1.9587 \text{ mA/V}$$

Question 14

Problem 2.2: Enter below your calculation result for NMOS output impedance, ro, in units of kOhms

$$ro = 1/(ID*LAMBDA)=20 \text{ kOhm}$$

Question 15

Problem 2.2: Enter below your calculation result for PMOS output impedance, ro, in units of kOhms

$$ro= 1/(ID*LAMBDA)= 10 kOhm$$

Ouestion 16

Problem 2.2: Enter below your calculation result for NMOS intrinsic gain, gm*ro, in units (A*Ohms)/V

$$gm*ro = 73.2897 (A*Ohms)/V$$

Question 17

Problem 2.2: Enter below your calculation result for PMOS intrinsic gain, gm*ro, in units (A*Ohms)/V


$$gm*ro = 19.5875 (A*Ohms)/V$$

Question 18

Download and install LTSpice from Linear Technology web site. Read the getting started document (http://www.linear.com/designtools/software/#LTspice)and start to learn how to use this simulation tool.

To verify that it works on your computer open the example named "curvetrace" (in directory ~/LTC/LTspiceIV/examples/Educational, run the simulation, and plot the collector current versus collector voltage.

From the simulated traces determine the value of the collector current at V1=10V and I1=100uA, and enter it in the answer box below in units of mA.



La corriente de colector para 100 uA de base es de aproximadamente de 20.5 mA.