Unit 5-Current Mirrors

Introduction:

This unit covers current mirrors. Current mirrors are used to bias various circuit blocks in an integrated circuit such as operational amplifiers. In this unit we will learn in more details about current sources and techniques to increase the output impedance such as cascoded current mirrors.

Reading:

Razavi's textbook sections: 5.1 to 5.3

To be thought/discussed

W03DQ1 small signal analysis of differential pair stages

1- main characteristics that we expect from a current mirror

Recordando que la resistencia y capacitancia de salida y el margen de tensión (*voltage headroom*) de una fuente de corriente se intercambian con la magnitud de la corriente de salida. Además de estas cuestiones, varios otros aspectos de las fuentes de corriente son importantes: la dependencia del suministro, del proceso y de la temperatura; la corriente de ruido de salida; y la concordancia (*matching*) con otras fuentes de corriente.

Sea:





Figure 5.2 Definition of current by resistive divider.

Asumiendo que el transistor está en saturación, tenemos que:

$$I_{out} pprox rac{1}{2} \mu_n C_{ox} rac{W}{L} \left(rac{R_2}{R_1 + R_2} V_{DD} - V_{TH}
ight)^2$$

Donde de la expresión podemos ver que hay una gran dependencia de PVT (proceso, voltaje y temperatura). Podemos ver que el $V_{\text{OVERDRIVE}}$ es función de V_{DD} y V_{TH} , que el voltaje umbral puede variar entre 50 y 100 mv de una oblea a otra y que U_{N} como Vth dependen de la temperatura, por lo que I_{OUT} está pobremente definida. El problema es más grave a medida que el dispositivo se polariza con un $V_{\text{OVERDRIVE}}$ para consumir menos headroom y soportar mayores oscilaciones de voltaje en el drain. Es importante notar que las dependencias de proceso y temperatura existen incluso si el voltaje de la puerta no es una función del voltaje de alimentación. En resumen, si el voltaje entre Gate y Source de un MOSFET se define con precisión, su corriente de drenador no lo es, por lo que debemos buscar otros métodos para polarizar las fuentes de corriente MOS. Así un espejo de corriente se ve de la forma:



Esta topología permite obtener **precisión** al copiar la corriente de una fuente de corriente que no presenta dependencia del proceso ni de la temperatura. Esto se basa en que generamos una $V_{\rm GS}$ en función de una $I_{\rm REF}$. $I_{\rm REF}$ es la causa y $V_{\rm GS}$ es el efecto. La transición de Iref a lout depende de las relaciones de aspecto de los transistores, una característica que puede controlarse con una precisión razonable.

También hay que remarcar que la copia no es igual a la original debido a "mismatches" aleatorios entre M1 y M2.

En cuanto a los problemas de dimensionamiento, los espejos de corriente suelen tener la misma longitud para todos los transistores con el fin de minimizar los errores debidos a la difusión lateral de las áreas de fuente y drenaje (L_D). Además, el voltaje umbral de los dispositivos de canal corto exhibe cierta dependencia de la longitud del canal. Por lo tanto el escalamiento de la relación de corriente se logra escalando solo el ancho de los transistores. De todas formas, hay que tener en cuenta que si deseamos copiar un I_{REF} y generar 2*I_{REF}, el escalamiento directo del ancho tambien enfrenta dificultades, ya que las esquinas del gate estan mal definidas, por lo que si el ancho W se duplica, el ancho real no se duplica exactamente. Por lo tanto, es preferible emplear un transistor de "unidad" y crear copias repitiendo dicho dispositivo:





Figure 5.9 (a) Current mirror multiplying I_{REF} by 2, (b) effect of gate corner on current accuracy, and (c) more accurate current multiplication.

Si se desea generar $I_{REF}/2$, se colocan las dos unidades en serie. Donde cada una lleva $I_{REF}/2$.



También debemos mencionar que los espejos de corriente pueden procesar señales. El circuito amplifica la corriente de pequeña señal si (W/L)2/(W/L)1>1 (pero al costo de la multiplicación proporcional de la corriente de polarización).

Se debe tener en cuenta tambien la modulación de longitud de canal, donde en la practica este efecto produce un error significativo al copiar corrientes. Para el espejo

simple descripto anteriormente, tenemos que:


$$I_{D1} = \frac{1}{2} \mu_n C_{ox} \left(\frac{W}{L}\right)_1 (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS1})$$
 (5.5)

$$I_{D2} = \frac{1}{2} \mu_n C_{ox} \left(\frac{W}{L}\right)_2 (V_{GS} - V_{TH})^2 (1 + \lambda V_{DS2})$$
 (5.6)

and hence

$$\frac{I_{D2}}{I_{D1}} = \frac{(W/L)_2}{(W/L)_1} \cdot \frac{1 + \lambda V_{DS2}}{1 + \lambda V_{DS1}}$$
(5.7)

Para suprimir el efecto de la modulación de la longitud del canal podemos (1) forzar que VDS2 sea igual a VDS1, o (2) forzar que VDS1 sea igual a VDS2. Estos dos principios conducen a dos topologías diferentes.



(b)

Figure 5.5 (a) Diode-connected device providing inverse function; (b) basic current mirror.

En el primer principio deseamos asegurar que VDS2 sea constante e igual a VDS1, reduciendo asi las variaciones de voltaje a traves de el. Para ello debemos generar Vb de tal manera que Vb - VGS3 = VGS1, es decir, Vb = Vgs3 + Vgs1. En otras palabras, Vb se puede establecer mediante dos dispositivos conectados a diodo en serie, siempre que VGs0 + Vgs1 = Vgs3 + Vgs1 y por lo tanto, Vgs0 = Vgs3.




Figure 5.12 (a) Cascode current source, (b) modification of mirror circuit to generate the cascode bias voltage, and (c) cascode current mirror.

Una vez que conectamos el generador de Vb, tenemos una alta resistencia de salida donde la corriente de salida casi no depende de Vp, una copia precisa de corriente e incluso el efecto cuerpo se mitiga porque ambos transistores ven condiciones parecidas porque en el cascode el voltaje en los nodos se ajusta gracias al bias Vb los transistores M1 y M2 (los que deberían copiarse la corriente) terminan teniendo condiciones muy parecidas de Vds y sobre todo de Vsb. Es decir, los dos ven el mismo efecto bulk y la relación de espejo sigue siendo correcta.

Esto genera una relación de compromiso, donde se consume una tensión considerable del "voltage headroom", donde la tensión mínima en el nodo p es igual a:

$$(Vgs0 - Vth) + (Vgs1 - Vth) + Vth$$

Es decir, dos voltajes de overdrive más un voltaje umbral.

El segundo enfoque intenta evitar la penalización de Vth en la maxima excursion de la fuente de corriente cascode mencionada. En su lugar, podemos forzar que VDS1 sea igual a VDS2. Para esto reconocemos que el consumo de Vth se elima solo si Vb=Vgs3 + (vgs2-Vth2). Es decir, solo si Vds2 es igual al overdrive. Para solucionar esto, se puede crear una diferencia de tension entre la puerta y el drenador de M1 por medio de una resistencia. El criterio es hacer R1*I_{REF} = Vth1 y Vb= Vgs3+(Vgs1-Vth1). Ahora, Vds1= Vgs1- R1*I_{REF} = Vgs1-Vth1, lo que es igual que Vb-Vgs3 y que Vds2.




Figure 5.16 (a) Use of IR drop to improve accuracy of current mirror, (b) generation of V_b , and (c) alternative generation of V_b .

Este circuito presenta dos problemas. El primero, presencia de variaciones PVT, puede ser dificil garantizar que R1*I_{REF} = Vth1, ya que R1 y Vth pueden variar de manera diferente. Segundo, la generación de Vb = Vgs3+ (Vgs1-Vth1) no es sencilla. Considerando la rama de 5.16(b), tenemos Vb= Vgs5 + R8 * I6. Podemos elegir facilmente I6 y las dimensiones de M5 para asegurar que Vgs5=Vgs3, sin embargo, la condición de R6*I6= Vgs1-Vth1= Vgs1-R1*I_{REF} se traduce en R6*I6 + R1*Iref= Vgs1, lo cual es dificil de cumplir porque los productos I*R no siguen al voltaje de gate-source del mos. El valor de los resistores puede caer con la temperatura, mientras que el de VGS puede subir.

En la ultima figura se muestra otro ejemplo, donde M5 establece el Vgs, y M6 y R6 la tension de overdrive. Seleccionamos I6 y los parámetros del dispositivo de tal manera que

$$V_{GS5} = V_{GS3}$$

 $V_{GS6} - R_6 I_6 = V_{GS1} - V_{TH1}$
 $= V_{GS1} - R_1 I_{REF}$

Donde podemos ver que es posible asegurar que VGS6 y VGS1 se sigan mutuamente y lo mismo con R1 * I_{REF} y R6 * I6. Por ejemplo, simplemente podemos elegir I6= Iref, R6=R1 y (W/L)6 = (W/L)1

Para evitar el problema de la dependencia de PVT, desarrollamos otra topología de circuito que obliga a que el VDS del dispositivo conectado como diodo sea igual al Vds del transistor de la fuente de corriente. El cambio de nivel en los voltajes de puerta y

drenaje no necesita ser creado por un resistor. En particular, suponiendo que unimos el nodo de salida de una topología cascode a su entrada, tenemos VDS1=Vb - VGs0, y Vb puede ser elegido para colocar M1 en el borde de la saturación. Ahora conectamos esta rama a la fuente de corriente principal del cascode como se muestra en 5.18(b), reconociendo que VDS1 se ve forzado a ser igual a VDS2 si Vgs0= Vgs3. Esta configuración se llama cascodo de bajo voltaje y tiene un uso mas amplio que la del cascodo regular.




Figure 5.18 Modification of cascode mirror for low-voltage operation.

Para este caso, tenemos ques elección un Vb que deje en saturación a M1 y M0, es decir, Vb - Vth0 <= Vx(=Vgs1) para que M0 este saturado y Vgs1 - Vth1 <= V_A (=Vb - Vgs0) para que M1 este saturado. Así

Existe una solución si Vgs0 + (Vgs1-Vth1)< Vgs1 + Vth0, es decir, si Vgs0 - Vth0 < Vth1. Por lo tanto, debemos dimensionar M0 para asegurar que su overdrive este bien por debajo de Vth1.

Finalmente, para generar Vb y tener un consumo minimo de margen de voltaje, $V_A = V_{GS1} - V_{TH1}$, y por lo tanto V_B debe ser igual a Vgs0 + (Vgs1 - Vth1).

2- active current mirrors, what are they used for

Active current mirrors

Como se vio anteriormente, los espejos de corriente también pueden procesar señales, es decir, operar como elementos activos. Antes de estudiar el OTA (amplificador de transconductancia operacional), es necesario ver el

<u>Par diferencial con carga pasiva:</u> Para analizar este circuito y generar una salida de un solo punto, tenemos que descartar una de las salidas del par diferencial. Acá, una fuente de corriente en un arreglo de espejo "pasivo" sirve como carga. La ganancia Av, se puede calcular de dos formas distintas, asumiendo $\gamma = 0$ para simplificar. En este caso, como el circuito no es simétrico, el concepto de medio circuito no puede aplicarse directamente. Escribiendo $|Av| = G_m *R_{out}$, necesitamos calcular G_m y la resistencia de salida Rout.




Figure 5.23 (a) Differential pair with current-source load; (b) circuit for calculation of G_m ; (c) circuit for calculation of R_{out} .

Teniendo en cuenta que M1 y M2 se vuelven simetricos cuando la salida esta en cortocircuito a tierra de CA, tenemos que la transconductancia de cortocircuito G_M = lout/Vin = (gm1*Vin/2)/Vin = gm1 / 2 . Para R_{out} , M2 se degenera con la impedancia de salida de la fuente de M1, R_{DEG} = (1/gm1) || r_{o1} , lo que nos da una impedancia de salida igual a (1+gm2*ro2)* R_{DEG} + Ro2a ≈ 2*ro2. Se deduce que Rout= (2ro2)||ro4 y entonces:

$$|A_v| = \frac{g_{m1}}{2} [(2r_{O2}) || r_{O4}]$$

Si ro4 tiende a infinito, Av es igual a -gm1*ro2.

En el segundo enfoque, calculamos Vp/Vin y Vout/Vp y los multiplicamos para obtener Vout/Vin.




Figure 5.24 Circuit for calculation of V_P/V_{in} .

Es más facil de ver en esta figura, viendo a M1 como un seguidor de fuente, tenemos que:

$$\frac{V_P}{V_{in}} = \frac{R_{eq}||r_{O1}|}{R_{eq}||r_{O1} + \frac{1}{g_{m1}}}$$

Donde Reg es la resistencia vista desde el source de M2. El valor de Reg es:

$$R_{eq} = \frac{r_{O2} + r_{O4}}{1 + g_{m2}r_{O2}}$$

Y entonces tenemos que Vp/Vin=

$$\frac{V_P}{V_{in}} = \frac{g_{m1}r_{O1}(r_{O2} + r_{O4})}{(1 + g_{m1}r_{O1})(r_{O2} + r_{O4}) + (1 + g_{m2}r_{O2})r_{O1}}$$

Finalmente calculamos Vot/Vp, desde la siguiente figura:




Figure 5.25 Circuit for calculation of V_{out}/V_P .

$$\frac{V_{out}}{V_P} = \frac{(1 + g_{m2}r_{O2})r_{O4}}{r_{O2} + r_{O4}}$$

Y multiplicando Vout/Vp * Vp/Vin y sustituyendo:

$$\frac{V_{out}}{V_{in}} = \frac{g_{m2}r_{O2}r_{O4}}{2r_{O2} + r_{O4}}$$
$$= \frac{g_{m2}}{2}[(2r_{O2})||r_{O4}]$$

Par diferencial con carga activa:

En el caso anterior, la corriente de drain de pequeña señal de M1 es "desperdiciada". Es deseable utilizar esta corriente con la polaridad adecuada en la salida. Esto se puede lograr con el OTA de cinco transistores, donde M3 y M4 son idénticos y operan como un espejo de corriente activo.




Figure 5.26 (a) Concept of combining the drain currents of M_1 and M_2 , (b) realization of (a), and (c) response of the circuit to differential inputs.

Para ver como M3 mejora la ganancia, suponemos que las tensiones de gate de m1 y m2 cambian en cantidades iguales y opuestas. En consecuencia, ld1 aumenta, Vp disminuye, e ld2 disminuye. Por lo tanto, el voltaje de salida aumenta por medio de dos mecanismos: M2 extrae menos corrientes de X a tierra y M4 empuja una mayor corriente desde Vdd a X. Por el contrario, en el circuito anterior, M4 no tiene un papel activo en el cambio de Vout porque su voltaje de puerta es constante. Al OTA de cinco transistores también se le llama par diferencial con carga activa.

Analisis de gran señal:

Para realizar el estudio del comportamiento en gran señal, sustituimos la fuente de corriente de cola ideal por un mosfet. Si Vim1 es mucho mas negativo que Vin2, M1 esta apagado y tambien lo estan M3 y M4. Dado que no puede fluir corriente desde Vdd, tanto M2 como M5 operan en la region del triodo profunda, llevando una corriente nula. Por locanto, Vout=0. A medida que Vin1 se aproxima a Vin2, M1 se enciende, atrayendo una fracción de Id5 de M3 y encendiendo a M4. El voltaje de saldia entonces depende de la diferencia entre Id4 e Id2. Para una pequeña diferencia entre Vin1 y Vin2, tanto M2 como M4 estan saturados, proporcionando una alta ganancia. A medida que Vin1 se vuelve más positivo que Vin2, Id1, |Id3|, e |Id4| aumentan e Id2 disminuye, haciendo que Vout suba y finalmente conduciendo a M4 a la region de triodo. Si Vi1 - Vi2 es suficientemente grande, M2 se apaga, M4 opera en la region de triodo profunda con una corriente nula y Vout=Vdd.




Figure 5.27 (a) Differential pair with active current mirror and realistic current source; (b) large-signal input-output characteristic.

Es importante notar que si Vin1> Vp + Vth, entonces M1 entra en la región de triodo. Además, Vout está en fase con respecto a Vin1 pero 180° fuera de fase con respecto a Vin2. Por esto, la elección del voltaje de modo común de entrada del circuito también es importante. PAra que M2 este saturado, el voltaje de salida no puede ser menor que Vin_{CM} - Vth. Por lo tanto, para permitir máxima excursión de salida, el nivel de modo comun de entrada debe ser lo mas bajo posible, con el mínimo dado por V_{GS1,2} + V_{DS5min}. La restricción impuesta por el nivel de modo común de entrada sobre la oscilación de salida en este circuito es un inconveniente crítico.

Cuando Vin1=Vin2, para el caso de simetria perfecta, $V_{out} = V_P = V_{DD} - |V_{GS3}|$. Esto se puede comprobar por contradicción. Supongamos que $V_{OUT} < V_P$. Entonces, por la modulación por longitud de canal, M1 debe llevar una corriente mayor que M2 (Y M4 una corriente mayor que M3). En otras palabras, la corriente total a través de M1 es mayor que la mitad de I_{SS} . Pero esto significa que la corriente total a través de M3 también excede I_{SS} , violando la suposición de que M4 lleva más corriente que M3. En realidad, las asimetrías en el circuito pueden resultar en una gran desviación de V_{out} , posiblemente llevando a M2 o M4 a la region de triodo. Por esta razón el circuito rara vez se usa en una configuración de lazo abierto para amplificar pequeñas señales. A pesar de esto, el OTA a lazo abierto resulta útil como un convertidor de diferencial a una sola terminal para grandes oscilaciones.

Analisis de pequeña señal:

Asumiendo que el efecto body es nulo para simplificar. En este caso, con entradas diferenciales pequeñas, las variaciones de voltaje en los nodos F y X son muy diferentes. Esto se debe a que el dispositivo M3 conectado como diodo produce una ganancia de voltaje mucho menor desde la entrada al nodo F que desde la entrada al nodo X. Como resultado, los efectos de Vf y Vx en el nodo P (a través de ro1 y ro2) no se cancelan entre sí y este nodo no puede considerarse una tierra virtual. Usando el lema $|A_V| = G_M * R_{OUT}$, realizamos un análisis aproximado para desarrollar una comprensión y luego el cálculo exacto de la ganancia.




Figure 5.31 Asymmetric swings in a differential pair with active current mirror.




Figure 5.32 (a) Circuit for calculation of G_m ; (b) circuit of (a) with node P grounded.




Figure 5.33 (a) Circuit for calculating R_{out} ; (b) substitution of a resistor for M_1 and M_2 .

Para el calculo de G_M , si bien el circuito no es del todo simétrico, pero como la impedancia vista en el nodo F es relativamente baja y la variación en este nodo es pequeña, la corriente que regresa de F a P a través de ro1 es despreciable y el nodo P puede aproximarse como una tierra virtual. Por lo tanto, $|ID1| = |ID3| = |ID4| = gm_{1,2}*Vin/2$, lo que resulta en $I_{out} = -gm_{1,2}*Vin$ y por lo tanto $|G_M| = gm_{1,2}$. El cálculo de Rout es menos directo. La operación del espejo activo produce un valor diferente porque cuando se aplica un voltaje a la salida para medir Rout, el voltaje del gate de M4 no permanece constante. En lugar de mirar todo el circuito equivalente, observamos que para señales pequeñas, I_{SS} esta abierto, por lo que cualquier corriente que fluya hacia M1 debe salir de M2 y el rol de ambos transistores puede ser representado por una resistencia $R_{XY} = 2*ro_{1,2}$. Como resultado, la corriente extraída de Vx por Rxy es reflejada por M3 a M4 con ganancia unitaria. Esta corriente es igual a Vx/[2ro1,2+(1/gm3)]/ro3].

Si multiplicamos esta corriente por (1/gm3) || ro3 para obtener el voltaje de gate-source de M3 y luego multiplicamos el resultado por gm4. Se deduce entonces que:

$$I_X = \frac{V_X}{2r_{O1,2} + \frac{1}{g_{m3}}||r_{O3}|} \left[1 + \left(\frac{1}{g_{m3}}||r_{O3} \right) g_{m4} \right] + \frac{V_X}{r_{O4}}$$

$$R_{out} \approx r_{O2} || r_{O4}$$

Y si $2*ro_{12} >> (1/gm3)|| ro3$, tenemos que:

Finalmente la ganancia es aproximadamente igual a $|Av|=G_M*R_{out}=gm_{1,2}*(ro2||ro4)$, un poco mayor que para el caso de carga pasiva.

Para el analisis exacto, se determina Gm sin poner a tierra el nodo P.




Figure 5.34 Equivalent circuit of five-transistor OTA

Dado que la corriente que fluye hacia abajo a través de (1/gm3)|| ro3 (ahora llamado rd) es -V4/rd, ro₁ sostiene un voltaje igual a (-V4/rd - gm1*V1)*ro1. Al agregar este voltaje a Vp= Vin1 - V1, tenemos:

$$\left(-\frac{V_4}{r_d} - g_{m1}V_1\right)r_{O1} + V_{in1} - V_1 = V_4$$

Como la suma de gm2*V2 y la corriente que circula por ro2 es igual a V4/rd, tenemos

$$g_{m2}V_2 - \frac{V_{in2} - V_2}{r_{O2}} = \frac{V_4}{r_D}$$

que:

Obtenemos V1 y V2 de estas ecuaciones en terminos de V4 y notando que V1-V2=Vin1-Vin2 e lout=gm4*V4 + V4/rd, llegamos a:

$$I_{out} = -g_{m1}r_{O1}\frac{g_{m4}r_d + 1}{r_d + 2r_{O1}}(V_{in1} - V_{in2})$$

$$G_m = -g_{m1}r_{O1}\frac{g_{m4}r_d + 1}{r_d + 2r_{O1}}$$

Por lo tanto:

Y Rout es:

$$G_m R_{out} = -g_{m1} r_{O1} \frac{(g_{m4} r_d + 1) r_{O4}}{(g_{m4} r_d + 1) r_{O4} + 2 r_{O1} + r_d}$$

Finalmente la ganancia exacta es:

Y la expresión exacta de la ganancia es:

$$|A_v| = g_{m1}(r_{O1}||r_{O4}) \frac{2g_{m4}r_{O4} + 1}{2(g_{m4}r_{O4} + 1)}$$

La cual podemos ver cómo nuestra solución aproximada gm1*(ro1||ro4), multiplicada por un factor de corrección que es menor que la unidad.

<u>Problemas de excursión:</u> El OTA no se presta facilmente a una operación de baja tensión, ya que el PMOS conectado como diodo tiende a consumir un "voltage headroom" considerable. Para llegar a una modificación, podemos ver como la tensión de gate de este no necesita ser igual a la V_{Drain} . Si insertamos en serie con el gate una resistencia y extraemos una corriente constante permitiendo que V_G este por debajo de V_D por R1*I1 <= Vth3. Con este cambio de nivel, el nivel de modo comun de entrada

$$\frac{I_X}{V_X} = \frac{1 + g_{m4}r_d}{2r_{O1} + r_d} + \frac{1}{r_{O4}} = \frac{(1 + g_{m4}r_d)r_{O4} + 2r_{O1} + r_d}{(2r_{O1} + r_d)r_{O4}}$$

puede ser más alto, lo que facilita el diseño de la etapa anterior y de la fuente de corriente de cola. El valor de l1 debe ser mucho menor que lss/2 para introducir una asimetría insignificante entre los dos lados del circuito.




Figure 5.36 OTA headroom improvement by level shift.

Propiedades de modo comun:

Nuevamente asumiendo el efecto cuerpo nulo, intentamos predecir las consecuencias de una impedancia de salida finita en la fuente de corriente de cola. Un cambio en el nivel de modo comun de entrada conduce a un cambio en la corriente de polarización de todos los transistores. En este caso, la señal de salida de interes se detecta con respecto a masa. Por lo tanto, definimos la ganancia de CM en terminos del componente de salida de terminación simple producido por el cambio de CM de

$$A_{CM} = \frac{\Delta V_{out}}{\Delta V_{in,CM}}$$

entrada

Para determinar A_{CM} , observamos que los transistores son simetricos, Vout=Vp para cualquier nivel de Cm de entrada. Por ejemplo, a medida que Vin_{CM} aumenta, Vf disminuye y tambien lo hace Vout. En otras palabras, los nodos F y X pueden ser cortocircuitados, lo que resulta en el siguiente circuito equivalente. En este M1 y M2 aparecen en paralelo y tambien lo hacen M3 y M4:




Figure 5.38 (a) Simplified circuit of Fig. 5.37; (b) equivalent circuit of (a).

Entonces nos queda que:

$$A_{CM} \approx \frac{-\frac{1}{2g_{m3,4}} \left\| \frac{r_{O3,4}}{2} \right\|}{\frac{1}{2g_{m1,2}} + R_{SS}}$$
$$= \frac{-1}{1 + 2g_{m1,2}R_{SS}} \frac{g_{m1,2}}{g_{m3,4}}$$

Donde asumimos que $1/(2gm_{3,4}) << ro_{3,4}$ y despreciamos el efecto de $ro_{1,2}/2$. Finalmente, la relación de rechazo de modo común es:

CMRR =
$$\left| \frac{A_{DM}}{A_{CM}} \right|$$

= $g_{m1,2}(r_{O1,2} || r_{O3,4}) \frac{g_{m3,4}(1 + 2g_{m1,2}R_{SS})}{g_{m1,2}}$
= $(1 + 2g_{m1,2}R_{SS})g_{m3,4}(r_{O1,2} || r_{O3,4})$

Efecto de los missmatches:




Figure 5.40 Differential pair with g_m mismatch.

Es importante calcular la ganancia de modo comun en presencia de desajustes, como cuando los transistores de entrada tienen transconductancias ligeramente diferentes. Para ver como depende Vout de Vin_{CM} , dado que el cambio en los nodos F y X es relativamente pequeño, podemos calcular el cambio en I_{D1} e I_{D2} mientras se ignora el efecto de ro1 y ro2. El cambio de voltaje en P se puede obtener considerando a M1 y M2 como un solo transistor con una transconductancia igual a gm1+gm2:

$$\Delta V_P = \Delta V_{in,CM} \frac{R_{SS}}{R_{SS} + \frac{1}{g_{m1} + g_{m2}}}$$

Los cambios en las corrientes de drenador de M1 y M2 estan dados por:

$$\Delta I_{D1} = g_{m1}(\Delta V_{in,CM} - \Delta V_P)$$

$$= \frac{\Delta V_{in,CM}}{R_{SS} + \frac{1}{g_{m1} + g_{m2}}} \frac{g_{m1}}{g_{m1} + g_{m2}}$$

$$\Delta I_{D2} = g_{m2}(\Delta V_{in,CM} - \Delta V_P)$$

$$= \frac{\Delta V_{in,CM}}{R_{SS} + \frac{1}{g_{m1} + g_{m2}}} \frac{g_{m2}}{g_{m1} + g_{m2}}$$

Finalmente la variación en Vout respecto a la entrada de modo común esta dada por:

$$\frac{\Delta V_{out}}{\Delta V_{in,CM}} \approx \frac{(g_{m1} - g_{m2})r_{O3} - g_{m2}/g_{m3}}{1 + (g_{m1} + g_{m2})R_{SS}}$$

Para terminar y a modo de resumen podemos decir que los OTA se usan como bloque elemental de conversión de tensión-corriente y como etapa de ganancia básica en circuitos analógicos. Sus ventajas son que lleva muy pocos transistores, es de bajo consumo y fácil de integrar, aunque tienen una ganancia limitada, relación de rechazo de modo común baja y un swing de salida reducido.

Problems from Razavi's textbook:

Solve these problems from Razavi's textbook:

Table 2.1 Level 1 SPICE models for NMOS and PMOS devices.

NMOS Model			
$\begin{aligned} \text{LEVEL} &= 1\\ \text{NSUB} &= 9\text{e}{+}14\\ \text{TOX} &= 9\text{e}{-}9\\ \text{MJ} &= 0.45 \end{aligned}$	VTO = 0.7 LD = 0.08e - 6 PB = 0.9 MJSW = 0.2	GAMMA = 0.45 UO = 350 CJ = $0.56e-3$ CGDO = $0.4e-9$	PHI = 0.9 LAMBDA = 0.1 CJSW = 0.35e-11 JS = 1.0e-8
PMOS Model			
$\label{eq:LEVEL} \begin{split} \text{LEVEL} &= 1\\ \text{NSUB} &= 5\text{e}{+}14\\ \text{TOX} &= 9\text{e}{-}9\\ \text{MJ} &= 0.5 \end{split}$	$VTO = -0.8 \\ LD = 0.09e-6 \\ PB = 0.9 \\ MJSW = 0.3$	$\begin{aligned} & \text{GAMMA} = 0.4 \\ & \text{UO} = 100 \\ & \text{CJ} = 0.94 \\ & \text{CGDO} = 0.3 \\ & \text{e} - 9 \end{aligned}$	$\begin{aligned} & \text{PHI} = 0.8 \\ & \text{LAMBDA} = 0.2 \\ & \text{CJSW} = 0.32\text{e}{-11} \\ & \text{JS} = 0.5\text{e}{-8} \end{aligned}$

VTO: threshold voltage with zero V_{SB} (unit: V) GAMMA: body-effect coefficient (unit: $V^{1/2}$)

PHI: $2\Phi_F$ (unit: V)

TOX: gate-oxide thickness (unit: m) NSUB: substrate doping (unit: cm⁻³) LD: source/drain side diffusion (unit: m) UO: channel mobility (unit: cm²/V/s)

LAMBDA: channel-length modulation coefficient (unit: V-1)

CJ: source/drain bottom-plate junction capacitance per unit area (unit: F/m²) CJSW: source/drain sidewall junction capacitance per unit length (unit: F/m)

PB: source/drain junction built-in potential (unit: V)

MJ: exponent in CJ equation (unitless)

MJSW: exponent in CJSW equation (unitless)

CGDO: gate-drain overlap capacitance per unit width (unit: F/m) CGSO: gate-source overlap capacitance per unit width (unit: F/m)

JS: source/drain leakage current per unit area (unit: A/m²)

Chapter 5 Problem 5.3 part a only (Notes: Vdd=3V, neglect LD, neglect LAMBDA, neglect GAMMA)

5.3. In the circuit of Fig. 5.8, (W/L)N = 10/0.5, (W/L)P = 10/0.5, and IREF = $100 \,\mu$ A. The input CM level applied to the gates of M1 and M2 is equal to 1.3 V. (a) Assuming λ = 0, calculate VP and the drain voltage of the PMOS diode-connected transistors. (b) Now take channel-length modulation into account to determine IT and the drain current of the PMOS diode-connected transistors more accurately




Figure 5.8 Current mirrors used to bias a differential amplifier.

Chapter 5 Problem 5.5 part a and b only (Notes: Vdd=3V, neglect LD, neglect GAMMA)

Consider the circuit of Fig. 5.12(a), assuming (W/L)1–3 = 40/0.5, IREF = 0.3 mA, and γ = 0. (a) Determine Vb such that VX = VY . (b) If Vb deviates from the value calculated in part (a) by 100 mV, what is the mismatch between lout and IREF? (c) If the circuit fed by the cascode current source changes VP by 1 V, how much does VY change




Figure 5.12 (a) Cascode current source, (b) modification of mirror circuit to generate the cascode bias voltage, and (c) cascode current mirror.

Simulate using LTSpice the functionality of the circuits in Problems 5.3 and 5.5 (5.5 question b only) above. (use the transistor models from file spicemodels cmos ic design)

Question 1

Problem 5.3(a): enter the calculated voltage on the gate of M5 transistor (V)

Como esta conectado como diodo, la tensión VDS es la misma que VSG. Si tenemos en cuenta Vth para asegurar la saturación, nos queda que VG_{M5} es igual a:

$$|Vsg5| = \sqrt{\frac{2^* Id5}{\mu p^* Cox^* \frac{W}{L}}} + Vth = \sqrt{\frac{2^* 200^* 10^{-6}}{\mu p^* Cox^* \frac{W}{L}}} + 0.8 = 1.5221V$$

Question 2

Problem 5.3(a): enter the calculated drain current of M5 transistor (uA)

Teniendo en cuenta que I_{DM5} es $0.4*I_T$, y que $I_T = Iref * 5 * \frac{\frac{W}{L}}{\frac{W}{L}} = 500 \text{ uA}$

$$I_{DM5} = It * 0.4 = 200 uA$$

Question 3

Problem 5.3(a): enter the calculated drain current of M3 transistor (uA)

Teniendo en cuenta que la corriente de drain de M1 es $I_T/2 = 250$ uA, por ley de kirchhoff podemos encontrar que la corriente de drenador de M3 va a ser:

$$I_{D3} = 250 \text{ uA} - 0.4 \text{It} = 250 \text{uA} - 200 \text{uA} = 50 \text{ uA}$$

$$I_{D3} = 50uA$$

Question 4

Problem 5.3(a): enter the calculated voltage on the drain of M3 transistor (V)

Teniendo en cuenta que Vd3= Vg3, despejo V_{D3} de la siguiente manera:

$$V_{sg3} = \sqrt{\frac{2^* Id3}{\mu_p C_{ox} W/L}} + V_{th} = 1.1610 V$$

$$V_{g3} = V_{DD} - V_{sg3} = 1.8390 V$$

Question 5

Problem 5.3(a): enter the calculated drain current of M1 transistor (uA)

La corriente de drenador del transistor m1, teniendo en cuenta la simetria, es la mitad de la corriente I_T proporcionada por la fuente de corriente de cola.

Para este caso:

$$I_{D1} = I_{T}/2 = 250 \text{ uA}$$

Question 6

Problem 5.3(a): enter the calculated voltage node P in the schematic (V)

Conociendo que:

$$I_T = \frac{1}{2} * \mu n * Cox * 5 * (Wn/Ln) * (Vgs - Vth)^2$$

Y que $I_{D1} = I_{T} / 2$

Sustituyendo:

$$I_{D1} = I_{T}/2 = \frac{1}{4} * \mu n * Cox * 5 * (Wn/Ln) * (Vgs - Vth)^{2}$$

Por lo que Vgs1 es:

$$Vgs1 = \sqrt{\frac{4*Id}{\mu n * Cox * 5*(Wn/Ln)}} + Vth$$

Sabiendo que Vin_{CM} = 1.3 V, analizamos por LKT:

Finalmente, $Vgs1 = Vin_{CM} - V_{P}$

Y por lo tanto: $V_P = Vin_{CM} - Vgs1$

Los cálculos quedan de la siguiente manera, usando la misma relación de aspecto de M1 y M2 y M_{Tail} (5* W_N/L_N)

$$Vgs1 = sqrt((2*IT/2)/(UON*Cox*5*(10/0.5))) + VTOn = 0.8930 V$$

$$Vp = Vin_{CM} - Vgs1 = 1.3 - 0.893 = 0.4070 V$$

Finalmente, se verifica que ambos transistores están en saturación

Para M_{TAIL}:

VgsTail=
$$sqrt((2*IT)/(UON*Cox*5*(10/0.5)))+ VTOn = 0.9729 V$$

$$Vds_{Mtail} = V_P = 0.4070 V$$

Como VDS_M > V_{OVERDRIVE} el transistor que funciona como fuente de corriente esta en saturación

Para M1:

$$V_{OV1} = Vgs1 - Vth = 0.8930 - 0.7 = 0.1930 V$$

$$Vds1 = V_{D3} - V_{P} = 1.839 V - 0.4070 V = 1.430 V$$

Como se cumple que Vds1> Vov1, el transistor M1 está en saturación y funciona correctamente.

Question 7

Problem 5.5(a): enter the calculated value for 1/2*un*Cox*(W/L)n (mA/V^2)

$$a = 0.5*UON*1000*Cox*(40/0.5) = 5.4 mA/V^2$$


Question 8

Problem 5.5(a): enter the calculated Vgs of M1 transistor (V)

Vgs1=sqrt(IREF2/a)+VTOn = 0.9364 V

$$Vgs1 = \sqrt{\frac{2*ID1}{\mu p*Cox*\frac{W}{L}}} + Vth = 0.9364 \text{ V}$$

Question 9



Problem 5.5(a): enter the calculated voltage Vb (V)

Debemos generar Vb de tal manera que vb - Vgs3 = vds1(=vgs1), entonces Vb = Vgs3+Vgs1. Es decir, Vb se puede establecer por dos dispositivos en serie conectados como diodo. Eso prueba que Vgs0+Vgs1=Vgs3+Vg1 y Vgs0=Vgs3.

Vgs3b=Vgs1;

Para poder calcular Vb necesitamos Vgs3 que en este caso es igual a Vgs1:

$$Vgs3 = \sqrt{\frac{2*ID3}{\mu n*Cox*\frac{W}{L}}} + Vth = 0.9364 \text{ V}$$

Sabemos que Vy_{MIN}= Vgs2- Vth para garantizar saturación.

Question 10

Problem 5.5(b): enter the calculated voltage at node Vy when Vb increases by 100mV (V)

$$Vy = Vb + \Delta Vb - Vgs1 = 1.0364 V$$

Question 11

Problem 5.5(b): enter the calculated drain current of M2 when Vb increases by 100mV (uA)

Sin tener en cuenta \(\lambda \)

Teniendo en cuenta que una de las características de este espejo de corriente es que no varía la corriente copiada según la tensión de drenador de M2 (siempre y cuando esté en saturación), esta depende solo de Vgs2, la cual se mantiene constante independientemente de V_{D2} , salvo que este baje tanto que salga de la región de saturación. Como la tensión de drenador mínima es de 0.9364 V - 0.7 V = 0.2364 V, el dispositivo siguen en saturación y la corriente es igual que antes, ya que Vgs2 no cambia:

$$Id2 = Id2 = ((Vgs1 - VTOn)^2) * UON*Cox*(40/0.5) / 2 = 0.3 mA$$

Ahora, si tenemos en cuenta el efecto producido por λ

Relacionamos la corriente de drenaje por M2 l_{out} con l_{REF}

$$\frac{Iout}{Iref} = \frac{0.5 * un * Cox * (W2/L2) * (Vgs2 - Vth) * (1 + \lambda * Vy)}{0.5 * un * Cox * (W1/L1) * (Vgs1 - Vth) * (1 + \lambda * Vgs1)}$$


Sabiendo que V_{GS1} = V_{GS2} , (W1/L1) = (W2/L2) y considerando que ΔVb es 100mV

$$\frac{Iout}{Iref} = \frac{(1+\lambda^*Vy)}{(1+\lambda^*Vgs1)} = \frac{1+0.1*1.0364}{1+0.1*0.9364} = 1,0091437$$

Entonces tenemos que finalmente la I_{DM2} para la variación dada de Vb es:


$$Iout = 1,01 * Iref = 1,0091437 * 0,3mA = 302,74 uA$$

Simulaciones:



Question 12


Simulation assignment of problem 5.3 circuit: enter the voltage on the gate of M5 transistor (V)



Vg5

Question 13


Simulation assignment of problem 5.3 circuit: enter the voltage on the drain of M3 transistor (V)



Vd3

Question 14


Simulation assignment of problem 5.3 circuit: enter the voltage at node P in the schematic (V)



vρ


Question 15

Simulation assignment of problem 5.5 circuit: enter the drain current of M2 when Vb increases by 100mV (uA)



Se realizaron simulaciones para el caso de λ =0 y para λ =0.1.

Primer caso, λ =0:



Simulación para λ =0.1:

