Diseño electrónico y captura esquemática de una tarjeta ADCS para un CubeSat 1U

Valentina Gaviria Samboni[1], Sebastian Zuluaga Correa[1]
[1]Departamento de Ingeniería Electrónica y Telecomunicaciones, Programa de Ingeniería Electrónica,
Universidad de Antioquia, Medellín, Colombia

***Abstract*—Este informe presenta el diseño electrónico y la captura esquemática de una tarjeta dedicada al sistema de determinación y control de actitud (ADCS) de un CubeSat 1U. A partir de la arquitectura definida en la práctica anterior, se restringe el alcance a una PCB ADCS autónoma que adquiere variables de actitud, ejecuta el procesamiento necesario para la determinación y el control, acciona tres ruedas de reacción y tres magnetorquers, y entrega información de estado a una tarjeta principal externa. El diseño integra un microcontrolador STM32G474RET6, una IMU ICM-42670-P, un magnetómetro MMC5983MA, seis sensores solares BPW34 con acondicionamiento transimpedancia, un ADC ADS8166, controladores DRV8833 para los magnetorquers, interfaces para ruedas de reacción, memoria FRAM, supervisión de reset, alimentación local y una interfaz externa CAN-FD. Se documentan las decisiones de selección, los circuitos auxiliares, el presupuesto preliminar de potencia, las restricciones eléctricas y de fabricación, la validación ERC y la BOM. El costo estimado de componentes por tarjeta disminuye de USD 71.57 para un lote de 10 unidades a USD 49.81 para 1000 unidades, bajo el criterio de compra documentado. El resultado corresponde al cierre del diseño esquemático de la tarjeta; el enrutamiento y la fabricación física permanecen como etapas posteriores.**

***Index Terms*—CubeSat 1U, ADCS, determinación de actitud, control de actitud, STM32G474, magnetómetro, IMU, sensores solares, CAN-FD, Altium Designer.**

I. Introducción y alcance

La Práctica 4 establece como objetivo seleccionar y dimensionar los componentes de la PCB asignada, justificar su capacidad frente a las especificaciones e interfaces de la práctica anterior, capturar y verificar el diseño en Altium Designer y documentar las restricciones que condicionarán la futura implementación física [1]. La entrega debe permitir que otra persona comprenda la tarjeta y continúe con el diseño de PCB, manteniendo explícitos los límites del trabajo académico.

En esta práctica el alcance fue redefinido por el profesor para concentrarse exclusivamente en la tarjeta ADCS. Por tanto, la tarjeta principal externa no se diseña: únicamente se define la interfaz que permitirá intercambiar comandos, configuración, estado y telemetría. Quedan fuera del alcance el payload, cámara, TT&C/RF, almacenamiento de imágenes, OBC completo, EPS completo del CubeSat, antena y estación terrestre. Esta delimitación es fundamental para evitar incorporar funciones que pertenecen a otras tarjetas del sistema.

La solución final se implementó como una PCB ADCS dedicada, con un procesamiento centralizado y bloques de sensado, actuación, alimentación, supervisión y comunicación. La Figura I debe corresponder al diagrama funcional final del diseño y mostrar explícitamente la frontera entre la ADCS y la tarjeta principal externa.




Fig. 1. Arquitectura funcional de la tarjeta ADCS y su interfaz con la tarjeta principal externa.

II. Requisitos aplicables y trazabilidad con la Práctica 3

La línea base de P4 conserva los requisitos de P3 que afectan directamente a la ADCS. En particular, RF-007 exige la determinación de actitud, RF-008 el control y estabilización, RF-018 la detección y recuperación de fallos, RF-019 la supervisión, y ET-35, ET-38, ET-39 y ET-40 condicionan interfaces, rieles, niveles lógicos y protocolos. ET-45 se utiliza como criterio funcional de cierre del control de actitud y ET-46 mantiene la consideración del entorno de radiación en la evaluación de componentes.

La principal modificación frente a P3 es el cambio de nivel de abstracción: mientras P3 establecía una arquitectura global del CubeSat, P4 convierte el bloque ADCS en una tarjeta electrónica concreta. En consecuencia, parámetros globales como el desempeño angular final, el perfil orbital completo o el enlace TT&C no se vuelven requisitos eléctricos de esta PCB; únicamente se conservan como entradas para dimensionar la función ADCS y su interfaz.

III. Descripción funcional y arquitectura de la tarjeta

La arquitectura seleccionada es un ADCS integrado en una única PCB dedicada. El MCU central concentra adquisición,

TABLE I
TRAZABILIDAD DE REQUISITOS DE P3 APLICABLES AL DISEÑO ADCS

ID	Requisito / especificación	Aplicación en la PCB ADCS	Tratamiento en P4
RF-007	Determinación de actitud	Sensores inerciales, magnetómetro, sensores solares, adquisición y procesamiento	Selección de sensores, ADC, MCU e interfaces; captura de los circuitos asociados.
RF-008	Control y estabilización de actitud	Procesamiento, drivers y actuadores	Tres ruedas de reacción y tres magnetorquers; drivers y temporización definidos.
RF-009	Apuntamiento de la cámara	Objetivo global de desempeño del ADCS	Se conserva como criterio de desempeño; no genera hardware de cámara en esta PCB.
RF-018	Detección, aislamiento y recuperación	Fallos propios de la tarjeta	Supervisor de tensión, reset, watchdog interno, señales de fallo y telemetría.
RF-019	Supervisión de subsistemas	Estado y salud del ADCS	Entrega de estado, mediciones y telemetría a la tarjeta principal.
RNF-006	Interfaces y compatibilidad	Sensores, actuadores y enlace externo	Verificación de niveles, protocolos y compatibilidad eléctrica.
RNF-007	Robustez / operación	Protección y supervisión	Protección de entrada, supervisión de potencia y estados seguros.
RNF-008	Mantenibilidad / verificabilidad	Debug, pruebas y diagnóstico	SWD, test points y separación de funciones de verificación.
ET-35	Interfaces críticas	Interconexiones internas y externas	Interfaces reales derivadas de los componentes seleccionados.
ET-38	Rieles de alimentación	Entrada y regulación local	+12V_PROT, +5V_ACT, +5V_ANA y +3V3.
ET-39	Niveles lógicos	MCU y periféricos digitales	Verificación de compatibilidad de 3.3 V y 5 V según dispositivo.
ET-40	Protocolos	SPI, I^2C, FDCAN y GPIO/timers	Definidos a partir de los componentes finalmente seleccionados.
ET-45	Capacidad funcional de control de actitud	Procesamiento + actuación	Arquitectura cerrada y verificada a nivel esquemático.
ET-46	Entorno de radiación	Componentes críticos ADCS	Considerado como criterio de evaluación; no constituye certificación espacial.

determinación/estimación, control, gestión de actuadores y comunicación externa. El flujo funcional es:

$$\begin{aligned}\text{Sensores} \rightarrow \text{Adquisición} \rightarrow \text{Estimación} \\ \rightarrow \text{Control} \rightarrow \text{Drivers} \rightarrow \text{Actuadores}.\end{aligned} \tag{1}$$

La información de estado y telemetría se entrega a la tarjeta principal mediante la interfaz externa CAN-FD.

TABLE II
BLOQUES FUNCIONALES DE LA PCB ADCS

Bloque	Interfaz principal	Función
Procesamiento	SPI, I^2C, FDCAN, GPIO, timers	Determinación, control, estados y comunicación.
Sensado inercial	SPI1 + INT	IMU de 6 ejes.
Sensado magnético	SPI1 + DRDY	Campo magnético terrestre en 3 ejes.
Sensado solar	TIA + ADC/SPI2	Seis canales de irradiancia.
Ruedas de reacción	SPI3 + CS/ENABLE	Interfaz de tres RW0.
Magnetorquers	PWM/GPIO + H-bridge	Accionamiento de tres torquer.
Interfaz externa	FDCAN1	Comunicación bidireccional con tarjeta principal.
Alimentación	+12 V, +5 V, +3.3 V	Protección y regulación local.
Supervisión/debug	NRST, SWD, test points	Reset, diagnóstico y programación.

La estructura jerárquica se organiza en hojas funcionales para facilitar lectura y reutilización. Las hojas de sensores, actuadores, alimentación, adquisición y comunicación se conectan mediante puertos jerárquicos y nombres de red consistentes. Esta estrategia reduce conexiones largas, facilita la revisión por bloques y permite que el diseño físico posterior mantenga una correspondencia directa con el esquemático.




Fig. 2. Hoja superior y estructura jerárquica del proyecto ADCS exportada directamente desde Altium Designer.

IV. SELECCIÓN DE COMPONENTES

El criterio de selección seguido fue consolidar primero las necesidades de sensores y actuadores y, a partir de ellas, derivar los recursos requeridos por el MCU. De esta manera, el procesador no se seleccionó arbitrariamente antes de conocer los buses, temporizadores, GPIO, interrupciones, memoria y recursos de comunicación exigidos por el ADCS.

A. Procesamiento y memoria

El STM32G474RET6 fue seleccionado como núcleo de procesamiento. La elección se sustenta en la disponibilidad de SPI múltiples, I^2C, FDCAN, temporizadores para PWM,

GPIO, interrupciones, watchdog, SWD y recursos de procesamiento suficientes para la función de ADCS. La memoria FRAM MB85RC256V se incorpora mediante I^{2}C para almacenar parámetros, calibraciones, sesgos, eventos y otros datos no volátiles.

B. Sensores de actitud

La IMU ICM-42670-P proporciona acelerómetro y giróscopo de tres ejes mediante SPI. El magnetómetro MMC5983MA proporciona medición magnética de tres ejes y comparte SPI1 con la IMU mediante líneas CS independientes. La separación física respecto a fuentes magnéticas y etapas de potencia queda como una restricción crítica del futuro layout.

TABLE III
SENSORES SELECCIONADOS

Elemento	Selección	Justificación
IMU	ICM-42670-P	Integración de acelerómetro y giróscopo, interfaz SPI, bajo consumo y CAD disponible.
Magnetómetro	MMC5983MA	Alta sensibilidad para determinación de actitud e interfaz digital compatible con el MCU.
Sensores solares	6 × BPW34	Arquitectura discreta de coarse sun sensors; permite implementar TIA y ADC propios.

C. Sensado solar y adquisición analógica

Se adoptan seis BPW34, uno por cara del CubeSat, como sensores solares gruesos. Cada fotodiodo entrega una corriente fotoeléctrica que se convierte a tensión mediante un canal de transimpedancia. Dos OPA4322AIPWR proporcionan ocho amplificadores disponibles, de los cuales seis se destinan a los canales solares y dos quedan como reserva. El valor preliminar de la resistencia de realimentación se fijó en $R_f = 220\,\Omega$ y el capacitor C_f permanece DNP hasta validar estabilidad, ruido y ancho de banda mediante simulación o ensayo.

El ADC ADS8166IRHBT convierte los seis canales y conserva dos entradas adicionales disponibles. Se emplea SPI2 para datos y control, con una señal ADC_READY hacia PA15 que debe verificarse durante la revisión final de asignación de funciones alternativas.

D. Actuadores y drivers

Se integran tres ruedas de reacción NanoAvionics RW0 como módulos externos y tres magnetorquers CubeSpace CR0002. Las ruedas utilizan una interfaz SPI compartida, con CS y ENABLE individuales. Para los magnetorquers se utilizan dos DRV8833PWPR, proporcionando tres puentes H efectivos para las tres bobinas. Cada puente recibe dos señales de entrada y se dispone de nSLEEP y nFAULT para estados seguros y diagnóstico.

E. Interfaz externa CAN-FD

La interfaz externa se implementa mediante el transceptor TCAN1042HGVDRQ1, con VCC de 5 V y VIO de 3.3 V. Se adopta una velocidad de arbitraje de 500 kbit/s y una velocidad de datos de 2 Mbit/s. La cadena física incorpora una CMC, protección ESD, terminación de 120 Ω seleccionable y conector externo. La terminación se implementa mediante R28 y un selector R29 de 0 Ω/DNP.




Fig. 3. Etapa de ruedas de reacción y conexiones hacia los módulos externos.




Fig. 4. Etapa de magnetorquers y sus drivers de potencia.

V. DISEÑO ELECTRÓNICO DE LOS BLOQUES CRÍTICOS

A. Mapa de recursos del MCU

La asignación principal de recursos se muestra en la Tabla V. La distribución mantiene buses independientes donde la arquitectura lo requiere y evita compartir señales de selección entre dispositivos con necesidades distintas.

B. Reset, arranque y supervisión

El supervisor TPS3839K33DBZR genera el reset del MCU sin requerir un pull-up externo en NRST, de acuerdo con la configuración push-pull adoptada. PB8 se utiliza como I^{2}C1_SCL; por ello no se utiliza como configuración de BOOT0 y la dependencia de arranque se gestiona mediante option bytes. El watchdog interno IWDG queda disponible para recuperación ante bloqueo del software futuro.

TABLE IV
ACTUADORES Y ELECTRÓNICA DE ACCIONAMIENTO

Elemento	Selección	Cantidad	Interfaz / electrónica	Observación
Rueda de reacción	NanoAvionics RW0	3	SPI3 compartido + CS/ENABLE individual; alimentación mediante TPS22919DCKR	El módulo incorpora su propia electrónica de control; el ICD de harness debe cerrarse antes del layout.
Magnetorquer	CubeSpace CubeTorquer CR0002	3	H-bridge DRV8833, PWM/GPIO	El driver de potencia se implementa localmente; deben verificarse los límites eléctricos y el ICD definitivo.
Driver MTQ	DRV8833PWPR	2	Seis IN1/IN2, nSLEEP y nFAULT	Se utilizan tres de los cuatro puentes disponibles.
Load switch RW	TPS22919DCKR	3	PWR_EN individual	Permite conmutación y aislamiento de cada rueda.

TABLE V
ASIGNACIÓN PRINCIPAL DE PINES E INTERFACES DEL STM32G474RET6

Recurso	Pines / señales	Destino	Función
SPI1	PA5/PA6/PA7	ICM-42670-P + MMC5983MA	Bus de sensores de actitud; CS independientes en PC0/PC1.
Interrupciones	PC2, PC4, PC5	Magnetómetro / IMU	DRDY e INT1/INT2.
SPI2	PB13/PB14/PB15 + PB12	ADS8166	Conversión solar; ADC_READY en PA15.
SPI3	PC10/PC11/PC12	RW1–RW3	Comunicación con ruedas de reacción.
I^2C1	PB8/PB9	MB85RC256V	FRAM de parámetros/calibraciones.
FDCAN1	PA11/PA12	TCAN1042HGVDRQ1	Interfaz CAN-FD externa.
PWM/timers	PA0–PA3, PB0/PB1	DRV8833 U9/U10	Seis comandos IN1/IN2 para tres magnetorquers.
Supervisión	PC3/PA4/PB7	PG_5V, PG_3V3, POWER_FAULT	Supervisión de alimentación.
SWD	PA13/PA14	ST-LINK	Programación y depuración.
Reset	PG10	TPS3839K33DBZR	Reset supervisado.




Fig. 5. Interfaz física CAN-FD con transceptor, protección, terminación y conector externo.




Fig. 6. Hoja de control con el STM32G474RET6, buses y señales principales.

C. Entrada de alimentación y protección

La tarjeta recibe una alimentación externa nominal de +12 V, con un rango de diseño de 10–15 V. La entrada incorpora TVS, capacitor bulk, capacitor de alta frecuencia y un eFuse TPS26600RHFR según la BOM exportada. El eFuse proporciona protección frente a sobrecorriente, subtensión, sobretensión y polaridad inversa. La red RILIM se dimensionó preliminarmente en 6.78 kΩ para un límite cercano a 1.8 A; las redes de UVLO/OVLO utilizan 357 kΩ, 18.0 kΩ y 30.1 kΩ.

Nota de consistencia documental: el inventario actualizado del proyecto identifica U12 como TPS26601RHFR, mientras que la BOM exportada identifica TPS26600RHFR. Antes del commit final debe verificarse el MPN real colocado en el esquemático y sincronizar ambos documentos. Esta verificación es obligatoria para mantener la correspondencia BOM–esquemático.

D. Regulación de potencia

El riel +12V_PROT alimenta dos convertidores buck. U13 TPS62133A-Q1 genera +5V_ACT y U14 TPS62162DSGT genera +3V3. El riel analógico +5V_ANA se obtiene mediante una ferrita desde +5V_ACT y se filtra localmente para alimentar los amplificadores y el ADC.

TABLE VI
ÁRBOL DE ALIMENTACIÓN DE LA TARJETA

Etapa	Salida	Carga principal
Entrada + protección	+12V_PROT	Toda la tarjeta.
Buck U13	+5V_ACT	Ruedas, magnetorquers, drivers y lógica de 5 V.
Filtro analógico	+5V_ANA	OPA4322 y ADS8166.
Buck U14	+3V3	MCU, sensores, FRAM, transceptor y lógica.

E. Presupuesto preliminar de potencia

El peor caso conservador de las ruedas de reacción domina el presupuesto. Para tres RW0 se consideran hasta 0.65 A por unidad a 5 V, resultando:

$$P_{RW} = 3(5\,\mathrm{V})(0.65\,\mathrm{A}) = 9.75\,\mathrm{W}. \tag{2}$$

Para tres CR0002 se adopta preliminarmente una corriente promedio equivalente a $5/51$ A por actuador con un ciclo de trabajo del 80%, resultando aproximadamente 1.18 W. Sumando OPA4322, ADS8166, drivers, MCU, sensores, FRAM, CAN y lógica se obtiene un presupuesto preliminar de aproximadamente 11.36 W antes de pérdidas. Con 20% de margen se obtiene:

$$P_{20\%} = 11.36(1.20) \approx 13.63\,\mathrm{W}. \tag{3}$$

Se adopta un objetivo global de aproximadamente 15 W para la entrada de +12 V, equivalente a 1.25 A nominal y hasta aproximadamente 1.50 A si se toma 10 V como condición baja de diseño.

TABLE VII
PRESUPUESTO PRELIMINAR DE POTENCIA

Carga	Potencia	Base de cálculo
RW0 × 3	9.75 W	5 V, 0.65 A por rueda.
CR0002 × 3	1.18 W	5 V, ciclo de trabajo promedio 80%.
OPA4322 × 2	0.056 W	Consumo estimado de los amplificadores.
ADS8166	0.015 W	Valor típico preliminar.
MCU + sensores + FRAM + CAN + lógica	0.30 W	Estimación agregada.
Total	≈11.36 W	Antes de pérdidas.
Con margen 20%	≈13.63 W	Referencia de dimensionamiento.
Objetivo global	≈15 W	Incluye pérdidas y margen adicional.

VI. ADQUISICIÓN SOLAR Y CÁLCULOS DE CIRCUITOS

Cada BPW34 se conecta a un canal de transimpedancia. Para un canal ideal, la relación de primera aproximación es:

$$V_{out} \approx -I_{ph} R_f, \tag{4}$$

donde I_{ph} es la corriente fotoeléctrica y $R_f = 220\,\Omega$ es el valor preliminar adoptado. El capacitor C_f permanece DNP porque su valor depende de la capacitancia total del fotodiodo, capacitancias parásitas, estabilidad del OPA4322, ruido y ancho de banda deseado. Esta decisión evita fijar un valor sin una validación suficiente.

Los seis canales llegan al ADS8166, un ADC SAR de 16 bits y ocho entradas. La capacidad de dos canales adicionales permite reservar entradas para futuras necesidades o mediciones auxiliares. La referencia y los desacoplos se implementan según las recomendaciones de aplicación del fabricante: REFIO y REFby2 con 1 μF, y red REFP–REFM con 22 μF. El ADC incorpora además el capacitor de desacoplo de 1 μF indicado en la arquitectura del proyecto.




Fig. 7. Hoja de IMU y conexión del bus SPI1.




Fig. 8. Hoja de magnetómetro y conexión al bus SPI1.

VII. RESTRICCIONES DE PCB Y CONDICIONES DE FABRICACIÓN

La guía exige distinguir entre límites del fabricante y criterios de diseño. Para el proyecto se seleccionó PCBWay como referencia de fabricación. Se adopta una PCB rígida de cuatro capas, FR-4, espesor de 1.60 mm y cobre de 1 oz en capas exteriores e interiores. El stackup preliminar es L1 señales/componentes, L2 GND, L3 potencia y L4 señales secundarias. El stackup dieléctrico definitivo debe confirmarse antes de cerrar cualquier regla dependiente de impedancia.

El criterio de ancho de pistas de potencia se derivó del presupuesto de corriente, no del mínimo de fabricación. Con cobre de 1 oz, capa externa y un criterio térmico preliminar

TABLE VIII
CONDICIONES PRINCIPALES DE FABRICACIÓN Y DISEÑO ADOPTADAS

Parámetro	Capacidad / límite	Objetivo ADCS	Aplicación
Capas	1–14 disponibles	4 capas	Separación de señales, GND y potencia.
Material	FR-4	FR-4	PCB rígida académica.
Espesor	0.2–3.2 mm	1.60 mm	Valor estándar de referencia.
Cobre	1–8 oz exterior	1 oz	Base del cálculo de potencia.
Trace mínimo	0.10 mm	$\geq$0.20 mm	No diseñar al límite manufacturable.
Clearance mínimo	0.10 mm	$\geq$0.20 mm	Margen DFM.
Taladro mínimo	0.15 mm	$\geq$0.25 mm	Evitar taladros innecesariamente pequeños.
Anillo anular	0.15 mm	$\geq$0.15 mm	Mantener margen de fabricación.
Cobre a borde	0.25 mm publicado	$\geq$0.50 mm	Margen mecánico adicional.
Vías	Through-via	Through-via	No se requieren microvías inicialmente.
Acabado	ENIG disponible	ENIG	Adecuado para SMD y contactos.
Impedancia	Servicio disponible	No requerida preliminarmente	Se recalculará si el layout posterior la exige.




Fig. 9. Acondicionamiento analógico de los sensores solares y adquisición mediante ADC.




Fig. 10. Hoja de potencia, protección de entrada y distribución de rieles.

de $\Delta T = 10\,^{\circ}\mathrm{C}$, se obtuvieron aproximadamente 0.166 mm para 0.65 A y 0.755 mm para 1.95 A. Por margen se adoptan $\geq$0.20 mm para ramas de hasta 0.65 A y $\geq$0.80 mm para la troncal +5V_ACT de 1.95 A.

$$I_{5V,\mathrm{trunk}} = 3(0.65\,\mathrm{A}) = 1.95\,\mathrm{A}. \tag{5}$$

La caída de tensión no se considera cerrada: debe calcularse cuando se conozca la longitud real de cada tramo, incluyendo vías, conectores y retornos. De forma general,

$$\Delta V = IR, \tag{6}$$

por lo que la verificación final requiere la geometría física.

Las restricciones de colocación más críticas son la proximidad de los capacitores de entrada/salida a los convertidores, la compactación de los lazos SW, el aislamiento de las señales VOS/FB respecto a nodos de alto dV/dt, la continuidad de retornos, la separación de sensores magnéticos respecto a actuadores y potencia, y la ubicación local de los desacoplos de IMU, magnetómetro, ADC y drivers.

VIII. INCORPORACIÓN DE RESTRICCIONES AL ESQUEMÁTICO

Las restricciones de diseño se clasificaron según el mecanismo disponible en Altium Designer. Las condiciones que pueden comprobarse eléctricamente se expresan mediante reglas/directivas asociadas a las redes y tipos de pin cuando corresponde; las condiciones que dependen de la geometría física, la ubicación o el stackup permanecen en la matriz de restricciones como requisitos para la etapa de PCB. Esta separación evita confundir una nota descriptiva con una regla efectivamente comprobable.

La matriz consolidada es, por tanto, la fuente de control para las restricciones que no pueden cerrarse en el esquemático. En particular, los anchos de pista de potencia de 0.20 mm y 0.80 mm son objetivos preliminares derivados de corriente y cobre, no simples copias del mínimo manufacturable del proveedor.

IX. VERIFICACIÓN ELÉCTRICA Y REVISIÓN MANUAL

La guía exige ejecutar la validación del proyecto, corregir errores reales, documentar excepciones y complementar ERC con una revisión manual [1]. En el diseño se realizó la validación eléctrica y se corrigieron conexiones incorrectas y asociaciones de terminales. También se ajustaron reglas ERC

TABLE IX
TRATAMIENTO DE RESTRICCIONES EN EL PROYECTO

Categoría	Mecanismo	Estado para P4
Tipos de pin y alimentación	Reglas ERC / configuración eléctrica	Aplicado y revisado durante la validación.
Redes y buses	Nombres jerárquicos, puertos y reglas de conectividad	Incorporado en las hojas esquemáticas.
Ancho de pistas	Matriz de restricciones / regla de PCB posterior	Objetivo definido; pendiente de configuración física.
Clearance y taladros	Matriz / reglas DRC posteriores	Objetivos definidos según fabricante; pendiente de PCB.
Ubicación y desacoplamiento	Notas de diseño y matriz	Debe verificarse durante placement.
Retornos y separación magnética	Matriz de restricciones	Pendiente de implementación física.
Stackup e impedancia	Matriz / configuración de PCB	Stackup preliminar definido; valores finales pendientes.

para controlar condiciones de tipos de pin y alimentación que no estaban suficientemente definidas en determinados nodos.

Los únicos warnings residuales aceptados corresponden a puertos fuera de cuadrícula (Off grid Port). Estos mensajes son geométricos/documentales y no indican una desconexión eléctrica. Se mantuvieron como excepción explícita en lugar de desactivar globalmente ERC. El mensaje de U1 relacionado con la validación de estado de revisión frente al servidor de Altium no se contabiliza como error eléctrico.

TABLE X
RESUMEN DE VERIFICACIÓN DEL ESQUEMÁTICO

Verificación	Resultado	Evidencia / observación
ERC del proyecto	Ejecutado y depurado	Mensajes revisados.
Errores eléctricos reales	Corregidos	Conexiones incorrectas corregidas.
Terminales / asociaciones	Corregidas	Revisión ERC + manual.
Reglas de tipos de pin	Aplicadas	Reglas adicionales configuradas.
Revisión manual	Completada	Alimentación, señales, pines, buses y auxiliares.
Off grid Port	Aceptados	Excepción geométrica documentada.
Estado final	Cerrado	Sin errores eléctricos pendientes.




Fig. 11. Evidencia de validación ERC y warnings residuales aceptados.

La verificación no equivale a una demostración de funcionamiento físico. La guía establece que un esquema sin mensajes de error no demuestra por sí solo que el circuito funcione; por ello, la validación realizada se interpreta como cierre del diseño esquemático y no como certificación de desempeño.

X. BOM Y ANÁLISIS DE COSTOS

La BOM se generó desde Altium con 62 líneas agrupadas y un total de 151 componentes por tarjeta. Se incluyeron designadores, descripción, cantidad, fabricante, MPN exacto, footprint y LibRef. El análisis de costos utiliza solamente componentes de la PCB; no incluye fabricación, ensamblaje, transporte ni impuestos, de acuerdo con la guía [1].

TABLE XI
RESUMEN DE COSTOS DE COMPONENTES

Lote	Costo lote [USD]	USD/tarjeta	Observación
10	715.69	71.57	Compra de componentes para 10 tarjetas.
100	5850.21	58.50	Escalones de cantidad aplicados.
1000	49810.60	49.81	Escalones de cantidad y múltiplos aplicados.

La reducción del costo unitario se explica principalmente por los escalones de precio de los componentes de mayor valor. Para el lote de 10 unidades, los mayores contribuyentes son el ADS8166, el STM32G474RET6, el inductor XFL4020, los DRV8833, el eFuse, los OPA4322 y el magnetómetro. En lotes grandes, el ADS8166 continúa siendo el componente dominante del costo. Esta concentración implica que una revisión futura de alternativas del ADC puede tener un impacto económico considerable, siempre que no se degrade el desempeño requerido.




Fig. 12. Costo estimado de componentes por tarjeta frente al tamaño del lote.

La metodología de compra considera MOQ y múltiplos cuando se conocen. Los componentes sin precio exacto no se asignan a cero: se marcan como estimados/interpolados. En el análisis actual, 43 líneas tienen precio publicado o exacto y 19 utilizan una estimación explícita. El MPN genérico SMBJ18A

permanece con fabricante pendiente. Esta separación evita presentar una estimación como una cotización firme.




Fig. 13. Ventana BOM de Altium con fabricante, MPN, footprint, designadores y cantidades.

XI. Coherencia documental y asuntos pendientes

El cierre de P4 no significa que todos los parámetros de diseño físico estén congelados. Permanecen abiertos aquellos que dependen del ICD mecánico de conectores y actuadores, del stackup real, de la geometría del layout o de validaciones experimentales. Los principales son:

- verificar la asignación definitiva de funciones alternativas del STM32G474, especialmente señales de temporización para los DRV8833 y ADC_READY;
- cerrar el ICD de los conectores de RW0 y CR0002 antes de crear keepouts y posiciones mecánicas;
- validar R_f y C_f de los TIA mediante simulación/ensayo;
- verificar el encapsulado y la correspondencia de footprint del DRV8833PWPR antes del layout;
- calcular la caída de tensión de las redes de potencia con longitudes reales;
- confirmar el stackup de cuatro capas antes de definir reglas dependientes de impedancia;
- sincronizar el MPN de U12 entre inventario y BOM, ya que el inventario registra TPS26601RHFR y la BOM exportada registra TPS26600RHFR.

El último punto es especialmente importante para la trazabilidad de fabricación. El informe adopta como referencia de costos el MPN presente en la BOM exportada, pero el esquemático y el inventario deben ser consistentes antes de la entrega final.

XII. Evidencia de organización y reutilización

La estructura jerárquica de Altium separa control, sensores, actuadores, alimentación, adquisición y CAN-FD. Esta separación permite reutilizar bloques funcionales y simplifica la revisión. Los componentes seleccionados tienen símbolo y footprint asociados cuando se dispone de modelo verificado, mientras que los elementos externos como RW0 y CR0002 se representan mediante sus interfaces y conectores, sin convertir sus módulos mecánicos en huellas arbitrarias de la PCB.

La estrategia de reutilización también se refleja en el uso de buses compartidos con selección individual: SPI1 para IMU/magnetómetro, SPI3 para las ruedas de reacción y FDCAN1 para la interfaz externa. Las etapas de potencia se mantienen como bloques independientes para facilitar el análisis térmico y de retorno durante el diseño físico.




Fig. 14. Vista general de la hoja superior del esquemático ADCS y sus interconexiones jerárquicas.

XIII. Limitaciones del resultado

El diseño corresponde a una solución académica de captura esquemática y no constituye una demostración de aptitud para vuelo espacial. La guía de P4 establece explícitamente que no se exige enrutar la PCB ni generar archivos de fabricación, y que las simplificaciones académicas deben mantenerse explícitas [1]. Por ello, no se presenta el diseño como una PCB fabricable o calificada para vuelo.

Asimismo, la selección de componentes se realizó para cumplir las funciones y facilitar el diseño electrónico dentro del alcance académico. La calificación espacial, radiación, vibración, vacío, outgassing, confiabilidad de misión y disponibilidad de largo plazo requieren análisis específicos que exceden esta práctica.

XIV. Conclusiones

Se completó el diseño esquemático de una tarjeta ADCS dedicada para un CubeSat 1U. La solución integra sensores inerciales y magnéticos, seis sensores solares con acondicionamiento analógico, ADC, memoria no volátil, procesamiento central, tres ruedas de reacción, tres magnetorquers, drivers de potencia, supervisión, protección de entrada, regulación local y una interfaz CAN-FD con la tarjeta principal externa.

La selección del STM32G474RET6 se realizó después de consolidar los recursos exigidos por los bloques del ADCS. La arquitectura de interfaces utiliza SPI1 para los sensores de actitud, SPI2 para adquisición solar, SPI3 para las ruedas, I^2C para FRAM y FDCAN1 para la interfaz externa. El árbol de potencia se cerró preliminarmente con +12V_PROT, +5V_ACT, +5V_ANA y +3V3, y el presupuesto de diseño se estableció alrededor de 15 W incluyendo márgenes.

Las restricciones de fabricación se documentaron tomando PCBWay como referencia y diferenciando claramente los mínimos manufacturables de los objetivos de diseño. Para las redes de potencia se adoptaron anchos preliminares de 0.20 mm para ramas de hasta 0.65 A y 0.80 mm para la troncal de 1.95 A, quedando la caída de tensión para verificación durante el layout.

La validación eléctrica y la revisión manual permitieron cerrar los errores reales del esquemático y documentar las únicas excepciones residuales. Finalmente, la BOM quedó estructurada con 62 líneas agrupadas y 151 componentes por tarjeta, con costos estimados de USD 71.57, USD 58.50 y USD 49.81 por tarjeta para lotes de 10, 100 y 1000 unidades, respectivamente. El resultado constituye una línea base coherente para continuar con el diseño físico de la PCB.

REFERENCIAS

[1] Universidad de Antioquia, Departamento de Ingeniería Electrónica, *Práctica 4 – Diseño Electrónico y Captura Esquemática*, guía suministrada para el curso, 2026.

[2] V. Gaviria Samboni y S. Zuluaga Correa, *P4 ADCS – Entregable completo, puntos 1–11*, hoja de cálculo de diseño, 2026.

[3] STMicroelectronics, *STM32G474xx Datasheet and Reference Manual*, documentación técnica del fabricante.

[4] TDK InvenSense, *ICM-42670-P Datasheet*, documentación técnica del fabricante.

[5] MEMSIC, *MMC5983MA Datasheet*, documentación técnica del fabricante.

[6] Vishay, *BPW34 PIN Photodiode*, documentación técnica del fabricante.

[7] Texas Instruments, *OPA4322 Low-Noise, Rail-to-Rail I/O CMOS Operational Amplifier*, documentación técnica del fabricante.

[8] Texas Instruments, *ADS8166 16-bit, 250-kSPS, 8-Channel SAR ADC*, documentación técnica del fabricante.

[9] Texas Instruments, *DRV8833 Dual H-Bridge Motor Driver*, documentación técnica del fabricante.

[10] Texas Instruments, *TCAN1042HGV High-Speed CAN FD Transceiver*, documentación técnica del fabricante.

[11] Texas Instruments, *TPS2660x 60-V eFuse*, documentación técnica del fabricante.

[12] Texas Instruments, *TPS62133A-Q1 3-A Step-Down Converter*, documentación técnica del fabricante.

[13] Texas Instruments, *TPS62162 1-A Step-Down Converter*, documentación técnica del fabricante.

[14] PCBWay, *PCB Capabilities*, capacidades de fabricación consultadas para la práctica, 2026. Disponible en: https://www.pcbway.com/capabilities.html