



Universidad  
Nacional  
de Loja

**UNIVERSIDAD NACIONAL DE LOJA**

**FACULTAD DE ENERGÍA, LAS INDUSTRIAS Y LOS RECURSOS NATURALES NO  
RENOVABLES**

**CARRERA DE COMPUTACIÓN**

**MATEMATICAS DISCRETAS**

**ACTIVIDAD AUTONOMA:**

**“OPTIMIZACIÓN DE CIRCUITOS LÓGICOS EN HARDWARE DIGITAL”**

**ESTUDIANTES:**

David Luna

Andy Ordoñez

Miguel Rojas

Karen Lalangui

**Docente:**

Ing. Mario Cueva

**Fecha:**

16/06/2026

## 1. TITULO DEL CASO SELECCIONADO

Optimización de circuitos lógicos en hardware digital: simplificación de un sumador completo de 1 bit mediante el mapa de Karnaugh y álgebra de Boole.

## 2. DESCRIPCIÓN DEL SISTEMA O PROBLEMA


Un sumador completo de 1 bit es el bloque fundamental de cualquier unidad aritmético-lógica (ALU). Recibe tres entradas binarias: los bits A y B a sumar, y el acarreo de entrada  $C_{in}$ . Produce dos salidas: la suma (S) y el acarreo de salida ( $C_{out}$ ). El objetivo de la optimización es reducir el número de compuertas lógicas necesarias para implementar el circuito, disminuyendo así el área en silicio, el retardo de propagación y el consumo de energía, aspectos críticos en sistemas embebidos y controladores de alta velocidad.

## 3. MODELO LÓGICO ORIGINAL

Tabla de verdad del sumador completo:

| A | B | C | S(suma) | Cout(acarreo) |
|---|---|---|---------|---------------|
| 0 | 0 | 1 | 0       | 0             |
| 0 | 0 | 0 | 1       | 0             |
| 0 | 1 | 1 | 1       | 0             |
| 0 | 1 | 0 | 0       | 1             |
| 1 | 0 | 1 | 1       | 0             |
| 1 | 0 | 0 | 0       | 1             |
| 1 | 1 | 1 | 0       | 1             |
| 1 | 1 | 0 | 1       | 1             |

Representación gráfica de circuitos.



Extrayendo los min términos directamente SOP se obtiene la expresión sin simplificar:

$$S = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

$$Cout = \bar{A}BC + A\bar{B}C + AB\bar{C} + ABC$$

A simple vista podemos observar que la expresión requiere, 8 terminos producto y aproximadamente 10 compuerta AND, OR, NOT, generando retardos por múltiples niveles lógicos

#### 4. PROCESO DE OPTIMIZACIÓN

##### 4.1. Técnicas aplicadas

Se aplicaron dos técnicas complementarias: mapas de Karnaugh de tres variables para identificar agrupaciones visuales de minitérminos y el álgebra de Boole para verificar y completar la simplificación algebraica.

##### 4.2. Simplificación de Cout mediante mapas de Karnaugh

| C/AB | 00 | 01 | 11 | 10 |
|------|----|----|----|----|
| 0    | 0  | 0  | 1  | 0  |
| 1    | 0  | 1  | 1  | 1  |

Expresión simplificada:

$$Cout = BC + AC + AB$$

##### 4.3. Simplificación de S mediante algebra de Boole

La función original:

$$S = \bar{A}\bar{B}\bar{C} + \bar{A}B\bar{C} + A\bar{B}\bar{C} + ABC$$

No se puede simplificar por las leyes de Boole ya que no hay términos semejantes que cumplan con dichas leyes. Sin embargo, podemos notar que la función S corresponde a la operación XOR en cascada, reconocible algebraicamente:

$$S = A + B + C$$

#### 5. RESULTADOS OBTENIDOS

Las expresiones finales simplificadas son:

$$S = A + B + C$$

$$C_{out} = BC + AC + AB$$

| Metrica                       | Expresion Original | Expresion Optimizada |
|-------------------------------|--------------------|----------------------|
| Operaciones lógicas           | 10 operaciones     | 6 operaciones        |
| Compuertas estimadas          | 10 compuertas      | 6 compuertas         |
| Niveles lógicos (retardo)     | 4 niveles          | 2-3 niveles          |
| Área en silicio (relativo)    | 100%               | 60%                  |
| Consumo de energía (relativo) | 100%               | 65%                  |

La implementación optimizada reduce en un 40 % el número de compuertas disminuye el retardo de propagación al eliminar niveles lógicos innecesarios y reduce el consumo energético aproximado en un 35 %. En sistemas con múltiples sumadores en paralelo (p. ej., sumadores de 32 o 64 bits), este ahorro se multiplica linealmente.

## 6. REFLEXION

### ✓ ¿Por qué es importante la optimización lógica?

Cada compuerta adicional en hardware digital implica mayor área de silicio, mayor consumo de energía y mayor retardo. En aplicaciones de alto desempeño microprocesadores, controladores de tiempo real, sistemas embebidos de bajo consumo la diferencia entre un diseño optimizado y uno no optimizado puede significar inviabilidad técnica o económica del producto.

### ✓ ¿Qué aprendí al analizar este caso?

Durante el análisis del artículo, como grupo comprendimos que la simplificación de un sumador completo de 1 bit mediante mapas de Karnaugh y álgebra de Boole permite obtener expresiones lógicas más simples, eficientes y fáciles de implementar. A través de estos métodos comprobamos que es posible reducir la cantidad de compuertas utilizadas sin alterar el funcionamiento original del circuito, logrando una optimización del diseño con menor uso de recursos de hardware, mejor eficiencia y un desempeño más adecuado del sistema digital.

### ✓ ¿Cómo se relaciona con mi formación como futuro ingeniero en computación?

La optimización lógica es transversal a múltiples áreas de la ingeniería en computación: diseño de procesadores, síntesis de circuitos para FPGAs, compiladores que optimizan condiciones booleanas, y programación de PLCs en automatización. Dominar estas técnicas me permite tomar decisiones de diseño fundamentadas, comprender el

funcionamiento interno del hardware y desarrollar soluciones más eficientes y profesionales a lo largo de mi carrera

## **7. BIBLIOGRAFÍA**

- [1] M. L. Aranda y M. A. Hernández, «New High-Performance Full Adders Using an Alternative Logic Structure», vol. 14, n.º 3, 2011, [En línea]. Disponible en: <https://www.scielo.org.mx/pdf/cys/v14n3/v14n3a2.pdf>