2E200 : Electronique Numérique, Combinatoire et Séquentielle

Bertrand Granado

Licence E²A

Hiver 2019







- Introduction: L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- 2 Algèbre de Boole
- 3 Codage
- 4 Les composants combinatoire simples
- Les composants combinatoires complexes
- 6 Les composants séquentiels
- Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels
- Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- 2 Algèbre de Boole
- 3 Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- Les composants séquentiels
- Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- 3 Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels
- Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- 3 Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels
- Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels
- Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels
 - les bascules
 - les registres
 - les compteurs
 - Le contrôle, le traitement Pipeliné



Et après ?



• Taille des données 1 bits





- Taille des données 1 bits
- Associer des Bascules pour augmenter la taille





- Taille des données 1 bits
- Associer des Bascules pour augmenter la taille
- Eléments importants dans les micro-processeurs : permet de réaliser un pipeline






- Taille des données 1 bits
- Associer des Bascules pour augmenter la taille
- Eléments importants dans les micro-processeurs : permet de réaliser un pipeline
- Réalise des barrières de synchronisation




Registre








Registre à Décalage








Registre à chargement parallèle












































































Vhdl: registre universel

```
library ieee:
use ieee.std_logic_1164.all;
entity registre universel is
port(mode, si, clk : in std_logic;
    d : in std logic vector(3 downto 0);
    q : out std_logic_vector(3 downto 0);
    so : out std_logic);
end entity registre_universel;
architecture struct of registre universel is
signal dint, gint : std logic vector(4 downto 0);
begin
   reg: for i in 0 to 3 generate
          basci: entity work.bascule(comport)
                port map(clk => clk, d => dint(i), q => gint(i+1));
          dint(i) <= d(i) when mode = '0' else gint(i);
        end generate:
   gint(0) <= si;
   so \leq gint(4);
   q <= qint(4 downto 1);</pre>
end architecture struct:
```

Registre N bits

- Un registre à chargement parallèle a le même fonctionnement quelque soit la taille des données qu'il manipule
- En VHDL, il existe une contruction, la construction generic, qui permet de décrire des composants paramétrables
- Par exemple un registre à chargement parallèle avec un paramètre N variable qui indique la taille des données que manipule le registre



Vhdl: registre générique

```
library ieee;
use ieee.std_logic_1164.all;
entity reg8generic is
generic (N : natural := 8);
port ( d :in std_logic_vector(N-1 downto 0);
      clk : in std_logic;
      q: out std logic vector(N-1 downto 0) );
end entity reg8generic;
architecture comport of reg8generic is
begin
 stockage : process(clk,d) is
begin
 if (clk='1' and clk'event) then
    q \ll d;
 end if:
end process stockage;
end architecture comport;
```



Vhdl: registre générique utilisation

```
library ieee;
use ieee.std logic 1164.all;
entity doubleregiste is
port ( d :in std_logic_vector(15 downto 0);
      clk : in std logic;
      g: out std logic vector(15 downto 0) );
end entity doubleregiste;
architecture struct of doubleregistre is
signal gint : std_logic_vector(15 downto 0);
begin;
 reg1 : entity work.reg8generic(comport)
          generic map (N=>16)
          port map(d=>d,clk=>clk,g=>gint);
 reg2 : entity work.reg8generic(comport)
          generic map(N => 16)
          port map(d=>qint,clk=>clk,q=>q);
end architecture struct:
```



• Système séquentiel dont les sorties sont une suite pré-déterminée d'états



- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D





- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes





- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes
 - ► Simple (Bête) compte de 0 à *N* − 1 en boucle





- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes
 - ▶ Simple (Bête) compte de 0 à *N* − 1 en boucle
 - ▶ log₂(N) bascules





- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes
 - Simple (Bête) compte de 0 à N − 1 en boucle
 - ► log₂(N) bascules
 - Complexes





- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes
 - Simple (Bête) compte de 0 à N − 1 en boucle
 - ▶ log₂(N) bascules
 - Complexes
 - ★ Initialisation



- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes
 - Simple (Bête) compte de 0 à N − 1 en boucle
 - ▶ log₂(N) bascules
 - Complexes
 - ★ Initialisation
 - Arrêt Reprise



- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes
 - Simple (Bête) compte de 0 à N − 1 en boucle
 - ▶ log₂(N) bascules
 - Complexes
 - ★ Initialisation
 - Arrêt Reprise
 - Compteur Décompteur




- Système séquentiel dont les sorties sont une suite pré-déterminée d'états
- Bascules D
- Plus ou Moins Complexes
 - Simple (Bête) compte de 0 à N − 1 en boucle
 - ▶ log₂(N) bascules
 - Complexes
 - ★ Initialisation
 - * Arrêt Reprise
 - * Compteur Décompteur
 - ★ Fonctions nécessaires à l'application
 - A Tonolions necessaires a rapplicatio




- Il existe deux types de compteurs :
 - Les compteurs Asynchones qui utilisent des bascules qui ne partagent pas toutes le même signal d'horloge
 - Les compteurs Synchrones qui utilisent des bascules qui partagent toutes le même signal d'horloge



Compteur par 3 avec des bascules actives sur front descendant












































 Présence d'aléas du à l'asynchronisme du compteur : les bascules n'ont pas la même horloge et recopient leur entrée a des instants décalés





- Présence d'aléas du à l'asynchronisme du compteur : les bascules n'ont pas la même horloge et recopient leur entrée a des instants décalés
- Possibilité de resynchroniser la sortie du compteur





- Présence d'aléas du à l'asynchronisme du compteur : les bascules n'ont pas la même horloge et recopient leur entrée a des instants décalés
- Possibilité de resynchroniser la sortie du compteur
- Nous préférerons les compteurs synchrones et de façon générale les systèmes séquentiels synchrones



- Pour réaliser un compteur synchrone, c'est ce que nous appelons la synthèse d'un compteur, il faut :
 - ▶ Déterminer le nombre de bascules nécessaire. Pour un compteur par N il faut [log₂(N)] bascules.
 - Etablir une table des transitions
 - Etablir les équations booléennes des entrées des bascules à partir de la table des transitions
 - ► Exemple : faire la synthèse d'un compteur synchrone par 4, c'est à dire un compteur qui a pour cycle 0, 1, 2, 3.

- Synthèse d'un compteur synchrone par 4
 - Nombre de bascules $\lceil log_2(4) \rceil = 2$. Une bascule D_0 et une bascule D_1 .
 - Table des transitions :

| Q_1^n | Q_0^n | Q_1^{n+1} | Q_0^{n+1} |
|---------|---------|-------------|-------------|
| 0 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 1 |
| 1 | 1 | 0 | 0 |
| | | 1 . | |

Instant *n* Instant n+1


- Equations :
 - $\star Q_0^{n+1} = \overline{Q_0^n}$

$$\star Q_1^{n+1} = \overline{Q_1^n}.Q_0^n + Q_1^n.\overline{Q_0^n} = Q_1^n \oplus Q_0^n$$

- ▶ Q_0^{n+1} est l'entrée D de la bascule D_0 , Q_0^n en est sa sortie Q ▶ Q_1^{n+1} est l'entrée D de la bascule D_1 , Q_1^n en est sa sortie Q




Synthèse d'un compteur synchrone par 4, schéma








Synthèse d'un compteur synchrone par 4, schéma







Synthèse d'un compteur synchrone par 4, schéma



 Synthèse d'un compteur synchrone par 4, description VHDL. Utilisation de bascules avec entrées asynchrones actives à 0.

```
library ieee:
use ieee.std logic 1164.all;
entity compt_par_4 is
port (clk, raz : in std logic;
       q : out std logic vector(1 downto 0));
end entity compt par 4:
architecture struct of compt par 4 is
signal rau : std logic:
signal dint, gint : std logic vector(1 downto 0);
begin
 rau <= '1';
 basc0 : entity work.bascule raz rau(comport)
             port map(clk=>clk,raz => raz, rau => rau, d => dint(0), q => gint(0));
 basc1 : entity work.bascule raz rau(comport)
             port map(clk=>clk,raz => raz, rau => rau, d => dint(1), g => gint(1));
 dint(0) <= not(gint(0));
 dint(1) <= gint(1) xor gint(0);
 \alpha \leq aint:
end architecture struct:
```





- Autre exemple : synthèse d'un compteur synchrone par 5
 - Nombre de bascules $\lceil log_2(5) \rceil = 3$. Une bascule D_0 , une bascule D_1 et une bascule D_2 .
 - ► Table des transitions :

| Q_2^n | Q_1^n | Q_0^n | Q_2^{n+1} | Q_1^{n+1} | Q_0^{n+1} |
|---------|---------|---------|-------------|-------------|-------------|
| 0 | 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 0 | 1 | 0 |
| 0 | 1 | 0 | 0 | 1 | 1 |
| 0 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 0 | 0 |

Instant n


Instant n+1

- Equations, il est possible d'utiliser les tableaux de Karnaugh pour obtenir ces équations :
 - $\star \ \dot{Q}_0^{n+1} = \overline{Q_2^n}.\overline{Q_0^n}$

 - $\star Q_2^{n+1} = Q_1^n . Q_0^n$
- \triangleright Q_0^{n+1} est l'entrée D de la bascule D_0 , Q_0^n en est sa sortie Q
- \triangleright Q_1^{n+1} est l'entrée D de la bascule D_1 , Q_1^n en est sa sortie Q
- Q_2^{n+1} est l'entrée D de la bascule D_2 , Q_1^n en est sa sortie Q




• Synthèse d'un compteur synchrone par 5, schéma








• Synthèse d'un compteur synchrone par 5, schéma





• Synthèse d'un compteur synchrone par 5, schéma



 Synthèse d'un compteur synchrone par 5, description VHDL. Utilisation de bascules avec entrées asynchrones actives à 0.

```
library ieee;
use ieee.std logic 1164.all;
entity compt par 5 is
port (clk, raz : in std logic;
       g : out std logic vector(2 downto 0));
end entity compt par 5;
architecture struct of compt par 5 is
signal rau : std logic:
signal dint, gint : std logic vector(2 downto 0);
begin
 rau <= '1';
 generebasc : for i in 0 to 2 generate
              basci : entity work.bascule raz rau(comport)
                     port map(clk=>clk,raz => raz, rau => rau, d => dint(i), q => gint(i));
         end generate generebasc;
 dint(0) <= not(gint(2)) and not(gint(0));
 dint(1) <= gint(1) xor gint(0);
 dint(2) \le gint(1) and gint(0);
 a <= aint;
end architecture struct:
```

- Il est possible d'ajouter des entrées de contrôle à un compteur
- Exemple : synthèse d'un compteur/décompteur par 4. Il est ici nécessaire d'ajouter une entrée qui indique si le compteur compte ou le compteur décompte
- Ajout d'une entrée UD, si UD = 0 alors le compteur compte sinon le compteur décompte.

- Exemple : synthèse d'un compteur/décompteur par 4 avec entrée UD
 - Nombre de bascules $\lceil log_2(4) \rceil = 2$. Une bascule D_0 et une bascule D_1 .
 - ► Table des transitions :


| UD | Q_1^n | Q_0^n | Q_1^{n+1} | Q_0^{n+1} |
|----|---------|---------|-------------|-------------|
| 0 | 0 | 0 | 0 | 1 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 0 | 1 | 1 |
| 0 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 0 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |

Instant *n* Instant *n*+1


- Equations, il est possible d'utiliser les tableaux de Karnaugh pour obtenir ces équations :
 - $\star Q_0^{n+1} = \overline{Q_0^n}$
 - $\star Q_1^{n+1} = UD \oplus Q_1^n \oplus Q_0^n$
- ▶ Q_0^{n+1} est l'entrée D de la bascule D_0 , Q_0^n en est sa sortie Q
- Q_1^{n+1} est l'entrée D de la bascule D_1 , Q_1^n en est sa sortie Q



• Synthèse d'un compteur/décompteur synchrone par 4, schéma




• Synthèse d'un compteur/décompteur synchrone par 4, schéma







Synthèse d'un compteur/décompteur synchrone par 4, schéma





Synthèse d'un compteur/décompteur synchrone par 4, description VHDL Structurelle.
 Utilisation de bascules avec entrées asynchrones actives à 0.

```
library ieee:
use ieee.std logic 1164.all;
entity comptdecompt_par_4 is
port (clk, raz, UD : in std logic;
       q : out std logic vector(1 downto 0));
end entity comptdecompt par 4:
architecture struct of comptdecompt par 4 is
signal rau : std logic:
signal dint.gint : std logic vector(1 downto 0);
begin
  rau <= '1';
 generebasc : for i in 0 to 1 generate
              basci : entity work.bascule raz rau(comport)
                     port map(clk=>clk,raz => raz, rau => rau, d => dint(i), g => gint(i));
         end generate generebasc;
 dint(0) <= not(gint(0));
 dint(1) <= UD xor gint(1) xor gint(0);
 \alpha \leq aint:
end architecture struct;
```





- Synthèse d'un compteur/décompteur synchrone par 4, description VHDL Comportementale.
- Utilisation du packetage ieee.std_logic_unsigned.all

```
library ieee;
use ieee.std logic 1164.all:
use ieee.std logic unsigned.all;
entity comptdecompt par 4 is
port ( clk, raz, UD : in std_logic;
       q : out std logic vector(1 downto 0));
end entity comptdecompt par 4;
architecture comport of comptdecompt par 4 is
signal gint : std logic vector(1 downto 0);
begin
  UpDown : process(clk, raz, UD) is
           begin
              if (raz = '0') then
                aint <= "00";
              elsif (clk'event and clk= '1') then
                if (UD = '0') then
                    gint <= gint + '1';
                 else
                    gint <= gint - '1';
                 end if:
              else
                gint <= gint;
              end if:
           end process UpDown;
  q <= qint;
end architecture comport;
```

Plan

- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- 3 Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels
- Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique

