2E200 : Electronique Numérique, Combinatoire et Séquentielle

Bertrand Granado

Licence E²A

Hiver 2019







- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- 3 Codage
- 4 Les composants combinatoire simples
- Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- 8 Les composants séquentiels : les compteurs / Le traitement Pipeliné
 - Interface avec l'environnement continu : Conversion Analogique vers Numérique et Numérique vers Analogique





- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- 2 Algèbre de Boole
- Codage
- Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné



• Transposition de l'algèbre de Boole à *l'électronique*





- Transposition de l'algèbre de Boole à l'électronique
- Rendu possible grâce au composant tel que le transistor commandé en tension





- Transposition de l'algèbre de Boole à l'électronique
- Rendu possible grâce au composant tel que le transistor commandé en tension
- Le domaine de validité de ce qui suit est l'électronique numérique



Définition:

Un circuit électronique est dit combinatoire si ses





Définition :

Un circuit électronique est dit combinatoire si ses sorties sont déterminées par la





Définition :

Un circuit électronique est dit combinatoire si ses sorties sont déterminées par la combinaison de ses





Définition:

Un circuit électronique est dit combinatoire si ses sorties sont déterminées par la combinaison de ses variables d'entrées et ceci après





Définition :

Un circuit électronique est dit combinatoire si ses sorties sont déterminées par la combinaison de ses variables d'entrées et ceci après un temps fini.







Définition:


Un circuit électronique est dit combinatoire si ses sorties sont déterminées par la combinaison de ses variables d'entrées et ceci après un temps fini. L'état d'un système est donc défini par la combinaison des variables $e_1, \ldots, e_i, \ldots, e_n$.













Les Aléas Temporels

•
$$a+\overline{a}=0$$
?





Fonctions à une variable



- Fonctions à une variable
- Buffer (identité) : s = a








- Fonctions à une variable
- Buffer (identité) : s = a



• Inverseur : $s = \overline{a}$





Fonctions à deux variables





- Fonctions à deux variables
- ET (AND) : *s* = *a.b*





- Fonctions à deux variables
- ET (AND) : *s* = *a.b*



• NON-ET (NAND) : $s = \overline{a.b}$








Fonctions à deux variables






- Fonctions à deux variables
- OU (OR) : s = a + b







- Fonctions à deux variables
- OU (OR) : s = a + b




• NON-OU (NOR) : $s = \overline{a+b}$






Fonctions à deux variables





- Fonctions à deux variables
- OU-EXCLUSIF : $s = a \oplus b = a\overline{b} + \overline{a}b$








- Fonctions à deux variables
- OU-EXCLUSIF : $s = a \oplus b = a\overline{b} + \overline{a}b$



• NON-OU-EXCLUSIF : $s = \overline{a \oplus b} = a\overline{b} + \overline{a}b = ab + \overline{a}\overline{b}$





- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné



• Composées à partir des opérateurs de base





- Composées à partir des opérateurs de base
- Conditionnement de données





- Composées à partir des opérateurs de base
- Conditionnement de données
- Contrôle de données





- Composées à partir des opérateurs de base
- Conditionnement de données
- Contrôle de données
- Définies par leur table de vérité



• Egalité 2 bits





• Egalité 2 bits

а	b	s
0	0	1
0	1	0
1	0	0
1	1	1



• Egalité 2 bits





Egalité - VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity egalite is
port( a,b : in std_logic;
       s : out std_logic);
end entity egalite;
architecture flot of egalite is
begin
   s <= not(a xor b);
end architecture flot;
```



- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$



- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$

	a_1	a_0	b_1	b_0	s	a_1	a_0	b_1	b_0	s
_	0	0	0	0	1	1	0	0	0	0
	0	0		1		1	0	0	1	
	0	0	1	0	0	1	0	1	0	1
	0	0	1	1	0			1	1	0
	0	1	0	0	0	1	1	0	0	0
	0	1	0	1	1	1	1	0	1	0
	0	1	1	0	0	1	1	1	0	0
	0	1	1	1	0	1	1	1	1	1

- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$

a ₁ a ₀ b ₁ b ₀	0	0 1	1 1	1 0
00	1			
01		1		
11			1	
10				1

- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$

a ₁ a ₀ b ₁ b ₀	0	0 1	1 1	1 0
00	1			
01		1		
11			1	
10				1

- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$

a ₁ a ₀ b ₁ b ₀	0	0 1	1 1	1 0
00	1			
01		1		
11			1	
10				1

- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$

$$\bullet \ \ s=\overline{a_1}.\overline{a_0}.\overline{b_1}.\overline{b_0}+a_1\overline{a_0}.b_1.\overline{b_0}+\overline{a_1}.a_0.\overline{b_1}.b_0+a_1.a_0.b_1.b_0$$






- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$
- $s = \overline{a_1}.\overline{a_0}.\overline{b_1}.\overline{b_0} + a_1\overline{a_0}.b_1.\overline{b_0} + \overline{a_1}.a_0.\overline{b_1}.b_0 + a_1.a_0.b_1.b_0$
- $\bullet \ \ s = (\overline{a_1 \oplus b_1})(\overline{a_0 \oplus b_0})$





- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$
- $s = \overline{a_1}.\overline{a_0}.\overline{b_1}.\overline{b_0} + a_1\overline{a_0}.b_1.\overline{b_0} + \overline{a_1}.a_0.\overline{b_1}.b_0 + a_1.a_0.b_1.b_0$
- $\bullet \ \ s = (\overline{a_1 \oplus b_1})(\overline{a_0 \oplus b_0})$







- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$
- $s = \overline{a_1}.\overline{a_0}.\overline{b_1}.\overline{b_0} + a_1\overline{a_0}.b_1.\overline{b_0} + \overline{a_1}.a_0.\overline{b_1}.b_0 + a_1.a_0.b_1.b_0$
- $\bullet \ \ s = (\overline{a_1 \oplus b_1})(\overline{a_0 \oplus b_0})$
- Egalité de 2 mots de n bits :





- Egalité 2 mots de 2 bits
- $a = a_1, a_0 \text{ et } b = b_1, b_0$
- $s = \overline{a_1}.\overline{a_0}.\overline{b_1}.\overline{b_0} + a_1\overline{a_0}.b_1.\overline{b_0} + \overline{a_1}.a_0.\overline{b_1}.b_0 + a_1.a_0.b_1.b_0$
- $s = (\overline{a_1 \oplus b_1})(\overline{a_0 \oplus b_0})$
- Egalité de 2 mots de n bits :

$$s=(\overline{a_{n-1}\oplus b_{n-1}})(\overline{a_{n-2}\oplus b_{n-2}})(...)(\overline{a_1\oplus b_1})(\overline{a_0\oplus b_0})$$





Egalité - VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity egalite_2bits is
port( a,b : in std_logic_vector(1 downto 0);
       s : out std_logic);
end entity egalite_2bits;
architecture flot of egalite 2bits is
begin
 s \le not(a(1) xor b(1)) and not(a(0) xor b(0));
end architecture flot;
```



Egalité - VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity egalite_2bits is
port( a,b : in std_logic_vector(1 downto 0);
       s : out std logic);
end entity egalite 2bits;
architecture comp of egalite 2bits is
begin
   process(a,b) is
   begin
     if a= b then
        s <= '1';
     else
        s<='0';
    end if;
   end process;
end architecture comp;
```



Multiplexeur = Aiguillage



- Multiplexeur = Aiguillage
- Une commande choisie l'entrée





- Multiplexeur = Aiguillage
- Une commande choisie l'entrée
- Entrée choisie recopiée sur la sortie





- Multiplexeur = Aiguillage
- Une commande choisie l'entrée
- Entrée choisie recopiée sur la sortie
- Partie Commande : p bits





- Multiplexeur = Aiguillage
- Une commande choisie l'entrée
- Entrée choisie recopiée sur la sortie
- Partie Commande : p bits
- Partie Donnée : $2^p = n$ entrées, 1 sortie





sel	а	b	s
0	0	0	0
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	0
1	1	1	1



a b sel	0	0 1	1 1	1
0			1	1
1		1	1	

a b sel	0	0 1	1 1	1
0			1	1
1		1	1	






•
$$s = \overline{sel}.a + sel.b$$






Schéma





Schéma







VHDL - mux2v1

```
library ieee;
use ieee.std_logic_1164.all;
entity m2v1 is
port(a,b,sel : in std_logic;
         s: out std_logic);
end entity m2v1;
architecture flot of m2v1 is
begin
   s <= (a and not(sel)) or (b and sel);
end architecture flot:
```



VHDL - mux2v1



4 données et 2 commandes





- 4 données et 2 commandes
- 2⁶ = 64 lignes dans la table de vérité





- 4 données et 2 commandes
- 2⁶ = 64 lignes dans la table de vérité
- Toutes les lignes ne sont pas intéressantes



- 4 données et 2 commandes
- 2⁶ = 64 lignes dans la table de vérité
- Toutes les lignes ne sont pas intéressantes
- Une commande ⇒ Une variable pertinente



sel1	sel0	а	b	С	d	s
0	0	0	Χ	Χ	Χ	0
0	0	1	Χ	Χ	Χ	1
0	1	Χ	0	Χ	Χ	0
0	1	Χ	1	Χ	Χ	1
1	0	Χ	Χ	0	Χ	0
1	0	Χ	Χ	1	Χ	1
1	1	Χ	Χ	Χ	0	0
1	1	Χ	Χ	Χ	1	1






sel1	sel0	S
0	0	а
0	1	b
1	0	С
1	1	d



Multiplexeurs 4 vers 1

sel1	sel0	s	
0	0	а	$s = \overline{sel1}.\overline{sel0}.a + \overline{sel1}.sel0.b + sel1.\overline{sel0}.c + sel1.sel0.d$
0	1	b	$s = \overline{sel1}.\overline{sel0}.a + \overline{sel1}.sel0.b + sel1.\overline{sel0}.c + sel1.sel0.d$
1	0	С	
1	0 1	d	

Multiplexeurs 4 vers 1







• Permet de réaliser des fonctions logiques





- Permet de réaliser des fonctions logiques
- Un Multiplexeur n vers 1 réalise 2ⁿ fonctions





- Permet de réaliser des fonctions logiques
- Un Multiplexeur n vers 1 réalise 2ⁿ fonctions
- Valeurs des entrées = valeurs de la fonction





- Permet de réaliser des fonctions logiques
- Un Multiplexeur n vers 1 réalise 2ⁿ fonctions
- Valeurs des entrées = valeurs de la fonction
- Un Multiplexeur 4 vers 1





- Permet de réaliser des fonctions logiques
- Un Multiplexeur n vers 1 réalise 2ⁿ fonctions
- Valeurs des entrées = valeurs de la fonction
- Un Multiplexeur 4 vers 1

	х	у	s	entrée mux
_	0	0	0	a = 0
	0	1	0	b = 0
	1	0	0	c = 0
	1	1	1	d = 1





- Permet de réaliser des fonctions logiques
- Un Multiplexeur n vers 1 réalise 2ⁿ fonctions
- Valeurs des entrées = valeurs de la fonction
- Un Multiplexeur 4 vers 1

X	у	S	entrée mux		
0	0	0	a = 0		
0	1	0	b = 0		
1	0	0	c = 0		
1	1	1	d = 1		

x et y commandes du multiplexeur



Inverse du Multiplexeurs





- Inverse du Multiplexeurs
- 1 données, p commandes, $2^p = n$ sorties



- Inverse du Multiplexeurs
- 1 données, p commandes, $2^p = n$ sorties
- Démultiplexeur 1 vers 2





- Inverse du Multiplexeurs
- 1 données, p commandes, $2^p = n$ sorties
- Démultiplexeur 1 vers 2

sel	а	s1	s0
0	0	0	0
0	1	0	1
1	0	0	0
1	1	1	0






sel	а	s1	s0
0	0	0	0
0	1	0	1
1	0	0	0
1	1	1	0



•
$$s0 = \overline{sel}.a$$
 et $s1 = sel.a$











Démultiplexeurs - VHDL

```
library ieee;
use ieee.std_logic_1164.all;
entity demux is
port ( sel,a : in std_logic;
      s0,s1 : out std_logic);
end entity demux;
architecture flot of demux is
begin
  s0 <= a when sel = '0' else '0';
  s1 <= a when sel = '1' else '0';
end architecture flot;
```



 $\bullet \ \, \text{D\'ecodage Binaire} \to \text{Codage 1 parmi n} \\$





- $\bullet \ \, \text{D\'ecodage Binaire} \to \text{Codage 1 parmi n} \\$
- n entrées, 2ⁿ sorties





- $\bullet \ \, \text{D\'ecodage Binaire} \to \text{Codage 1 parmi n} \\$
- n entrées, 2ⁿ sorties

а	b	s3	s2	s1	s0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0



- $\bullet \ \, \text{D\'ecodage Binaire} \to \text{Codage 1 parmi n} \\$
- n entrées, 2ⁿ sorties

a	b	s3	s2	s1	s0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

Trivial:



- $\bullet \ \, \text{D\'ecodage Binaire} \to \text{Codage 1 parmi n} \\$
- n entrées, 2ⁿ sorties

а	b	s3	s2	s1	s0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

- Trivial:
 - $s0 = \overline{a}.\overline{b}$,

- $\bullet \ \, \text{D\'ecodage Binaire} \to \text{Codage 1 parmi n} \\$
- n entrées, 2ⁿ sorties

а	b	s3	s2	s1	s0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

- Trivial:
 - ightharpoonup solution solution solution <math>solution solution sol
 - $s1 = \overline{a}.b$,



- ullet Décodage Binaire o Codage 1 parmi n
- n entrées, 2ⁿ sorties

а	b	s3	s2	s1	s0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

- Trivial:
 - ightharpoonup solution solution solution <math>solution solution sol
 - $s1 = \overline{a}.b$,
 - $s2 = a.\overline{b}$,




- ullet Décodage Binaire o Codage 1 parmi n
- n entrées, 2ⁿ sorties

а	b	s3	s2	s1	s0
0	0	0	0	0	1
0	1	0	0	1	0
1	0	0	1	0	0
1	1	1	0	0	0

- Trivial:
 - ightharpoonup solution solution solution <math>solution solution sol
 - $ightharpoonup s1 = \overline{a}.b$,
 - $s2 = a.\overline{b}$,
 - ▶ s3 = a.b










• Décodeur Binaire Base n





Décodeur Binaire Base n





• inverseur des décodeurs :codeurs





- inverseur des décodeurs :codeurs
- 2ⁿ entrées, n sorties





- inverseur des décodeurs :codeurs
- 2ⁿ entrées, n sorties

s3	s2	s1	s0	а	b
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1



- inverseur des décodeurs :codeurs
- 2ⁿ entrées, n sorties

s3			s0		
0	0	0	1 0 0 0	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

• $b = \overline{s3}.\overline{s2}.s1.\overline{s0} + s3.\overline{s2}.\overline{s1}.\overline{s0} = \overline{s2}.\overline{s0}(s3 \oplus s1)$






- inverseur des décodeurs :codeurs
- 2ⁿ entrées, n sorties

s3	s2	s1	s0	а	b
0	0	0	1 0 0 0	0	0
0	0	0 1 0	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

- $b = \overline{s3}.\overline{s2}.s1.\overline{s0} + s3.\overline{s2}.\overline{s1}.\overline{s0} = \overline{s2}.\overline{s0}(s3 \oplus s1)$
- $a = \overline{s3}.s2.\overline{s1}.\overline{s0} + s3.\overline{s2}.\overline{s1}.\overline{s0} = \overline{s1}.\overline{s0}.(s3 \oplus s2)$









Fonctions Combinatoires Complexes

Fonctions Combinatoires Arithmétiques






Additionneur 4 bits




Additionneur 4 bits



























Additionneur 4 bits: Entité

```
library ieee;
use ieee.std_logic_1164.all;
entity add4 IS
  port (a,b : in std_logic_vector(3 downto 0);
      cin : in std_logic;
      s : out std_logic_vector(3 downto 0);
      cout : out std_logic);
end entity add4;
```

```
architecture struct simple of add4 IS
signal c : std logic vector(4 downto 0);
begin
  c(0) \le cin;
  cout <= c(4);
  add1 0 : entity work.add1(flot)
          port map (a(0),b(0),c(0),s(0),c(1));
  add1 1 : entity work.add1(flot)
          port map (a(1),b(1),c(1),s(1),c(2));
  add1_2 : entity work.add1(flot)
          port map (a(2),b(2),c(2),s(2),c(3));
  add1 3 : entity work.add1(flot)
          port map (a(3),b(3),c(3),s(3),c(4));
end architecture struct simple;
```





Additionneur 4 bits : Architecture avec Génération

```
library ieee;
use ieee.std_logic_1164.all;
entity add4 IS
  port (a,b : in std_logic_vector(3 downto 0);
      cin : in std_logic;
      s : out std_logic_vector(3 downto 0);
      cout : out std_logic);
end entity add4;
```

```
ARCHITECTURE struct_generate OF add4 IS signal c : std_logic_vector(4 downto 0); BEGIN

c(0) <= cin; cout <= c(4);


instance : for i in 0 to 3 generate addl_i : entity work.addl(flot) port map (a(i),b(i),c(i),s(i),c(i+1)); end generate;
```


END ARCHITECTURE struct generate;


















a	b	s	r
0	0	0	0
0	1		



_	а	b	s	r
_	0	0	0	0
	0	1	1	



a	b	s	r
0	0	0	0
0	1	1	0



a	b	s	r
0	0	0	0
0	1	1	0
1	0		

a	b	s	r
0	0	0	0
0	1	1	0
1	0	1	

a	b	s	r
0	0	0	0
0	1	1	0
1	0	1	0

a	b	s	r
0	0	0	0
0	1	1	0
1	0	1	0
1	1		



a	b	s	r
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	



a	b	s	r
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1




a	b	s	r
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

•
$$s = a \oplus b$$




a	b	s	r
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

- $s = a \oplus b$
- r = a.b













Introduction d'une retenue d'entrée





- Introduction d'une retenue d'entrée
- Trois variables d'entrées, deux de sorties





- Introduction d'une retenue d'entrée
- Trois variables d'entrées, deux de sorties
- a_i,b_i,c_i et s_i,c_{i+1}





- Introduction d'une retenue d'entrée
- Trois variables d'entrées, deux de sorties
- a_i,b_i,c_i et s_i,c_{i+1}
- $\bullet \ \ s_i = a_i \oplus b_i \oplus c_i$





- Introduction d'une retenue d'entrée
- Trois variables d'entrées, deux de sorties
- a_i,b_i,c_i et s_i,c_{i+1}
- $s_i = a_i \oplus b_i \oplus c_i$
- $c_{i+1} = a_i.b_i + a_i.c_i + b_i.c_i$













Multiplieur

• Utilisation de l'algorithme de Multiplication






Multiplieur

- Utilisation de l'algorithme de Multiplication
- n*m m additions de n



Multiplieur

Utilisation de l'algorithme de Multiplication





Complément VHDL : Modélisation du temps

```
library ieee;
use ieee.std_logic_1164.all;
entity mon-et is
port(a,b : in std_logic;
    s : out std_logic);
end entity mon_et;
architecture flot of mon-et is
begin
    s <= a and b after 25 ns;
end architecture flot;</pre>
```





Complément VHDL : Décalage et mise à l'échelle





- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- 4 Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- 8 Les composants séquentiels : les compteurs / Le traitement Pipeliné



- Introduction : L'électronique numérique à l'aube de 2020 / Méthodes et outils de Conception des systèmes numériques
- Algèbre de Boole
- Codage
- Les composants combinatoire simples
- 5 Les composants combinatoires complexes
- 6 Les composants séquentiels : les bascules
- Les composants séquentiels : les registres
- B Les composants séquentiels : les compteurs / Le traitement Pipeliné

