Reti Logiche Progetto di Prova Finale

Gruppo composto da: Valeria Maria Fortina -10537962 Alessio Galluccio - 10568346

Indice

1. Introduzione al problema	3
Ipotesi aggiuntive	5
2. Architettura	6
Modello di FSM e Algoritmo	8
RESET	8
READ_MASCH e COPY_MASCH	8
ADD_IND	9
READ_X,COPY_X, READ_Y e COPY_Y	9
CALC_DIST e INSERISCI	9
TROVA_MIN e CONFRONTA	10
WRITE_MASCH, FINE	10
SEGNALI	12
Segnali per la memorizzazione delle distanze	13
Segnali per coordinate punto x e y	13
Segnali per valori temporali di x e y	13
Segnale per la distanza minima	14
Segnale maschera input	14
Segnale maschera output	14
Segnale indirizzo RAM	14
Contatore	14
Stati	14
Segnale next_o_done	15
3. Risultati Sperimentali	16

	Sintesi	16
	Simulazioni	22
	Prima fase di Testing	22
	Primo Test bench Casuale senza sovrapposizioni	22
	Secondo Test bench Maschera di ingresso "00000000" Caso limite	25
	Terzo Test bench Sovrapposizioni tra i centroidi Caso limite	26
	Quarto Test bench Sovrapposizione centroidi e punto da valutare Caso 27	limite
	Quinto Test bench Massima distanza minima Caso limite	28
	Seconda fase di Testing: più computazioni successive	28
	Sesto Test bench Due computazioni identiche successive	29
	Settimo Test bench Vari reset	30
	Ottavo Test bench RAM cambia valori dopo la prima computazione	31
	Nono Test bench Reset, modifica della RAM e nuova computazione	33
4.(Conclusioni	33

1. Introduzione al problema

Dato uno spazio bidimensionale e date le posizioni di N punti, detti "centroidi" e di un ulteriore punto da valutare, l'obiettivo del progetto è l'implementazione di un componente HW descritto in VHDL che sia in grado di trovare quali centroidi siano più vicini al punto da valutare in termini di distanza di Manhattan.

Per il progetto, si è considerato che il numero di centroidi fosse pari a N=8. Degli N centroidi, K<=N sono quelli su cui calcolare la distanza dal punto dato. I K centroidi sono indicati da una maschera di ingresso a N bit. Ogni centroide corrisponde a un preciso bit secondo un preciso ordine, il centroide 1 al bit meno significativo e il centroide 8 al più significativo. Se il bit è a 1, significa che il centroide corrispondente è valido (punto dal quale calcolare la distanza) mentre il bit a 0 indica che il centroide non deve essere esaminato.

La maschera di uscita è sempre composta da N bit, dove il bit a 1 indica che il centroide corrispondente è considerato tra quelli a distanza minima.


Le maschere e le coordinate dei punti sono memorizzati in una memoria con indirizzamento al Byte partendo dalla posizione 0 e sono di lunghezza 8 bit. La maschera di uscita deve essere scritta nella posizione corrispondente della RAM.

INDIRIZZO DI MEMORIA	COMMENTO
0	Maschera di ingresso
1	X centroide 1
2	Y centroide 1
3	X centroide 2
4	Y centroide 2
5	X centroide 3
6	Y centroide 3
7	X centroide 4
8	Y centroide 4
9	X centroide 5
10	Y centroide 5
11	X centroide 6
12	Y centroide 6

13	X centroide 7
14	Y centroide 7
15	X centroide 8
16	Y centroide 8
17	X del punto da valutare
18	Y del punto da valutare
19	Maschera di uscita

L'elaborazione inizia quando un segnale START è portato a 1. Esso rimarrà alto fino a quando il segnale DONE non sarà portato alto. Al termine della computazione, il modulo da progettare deve alzare il segnale DONE, che notifica la fine dell'elaborazione. Esso rimane alto fino a quando il segnale START non è riportato a 0. Un nuovo segnale START non può essere dato fino a quando DONE non è stato riportato a 0.

SPAZIO 256x256



Per completare si riportano qui di seguito gli input e output primari del componente:

```
entity project_reti_logiche is
    port (
        i_clk : in std_logic;
        i_start : in std_logic;
        i_rst : in std_logic;
        i_data : in std_logic_vector(7 downto 0);
        o_address : out std_logic_vector(15 downto 0);
        o_done : out std_logic;
        o_en : out std_logic;
        o_we : out std_logic;
        o_data : out std_logic_vector (7 downto 0)
    );
end project_reti_logiche;
```

- i_clk è il segnale di CLOCK in ingresso generato dal TestBench;
- i_start è il segnale di START generato dal Test Bench;
- i_rst è il segnale di RESET che inizializza la macchina pronta per ricevere il primo segnale di START;
- i data è il segnale (vettore) che arriva dalla memoria in seguito ad una richiesta di lettura;
- o address è il segnale (vettore) di uscita che manda l'indirizzo alla memoria;
- o_done è il segnale di uscita che comunica la fine dell'elaborazione e il dato di uscita scritto in memoria;
- o_en è il segnale di ENABLE da dover mandare alla memoria per poter comunicare (sia in lettura che in scrittura);
- o_we è il segnale di WRITE ENABLE da dover mandare alla memoria (=1) per poter scriverci. Per leggere da memoria esso deve essere 0;
- o data è il segnale (vettore) di uscita dal componente verso la memoria.

Per ulteriori dettagli si rimanda alla specifica ufficiale.

Ipotesi aggiuntive

Per la realizzazione del componente si sono fatte delle ipotesi aggiuntive alle specifiche:

- 1. Nel caso in cui la maschera di ingresso sia tutta a zero, la maschera di uscita sarà tutta a zero.
- 2. Dopo che il segnale di start è stato portato a 0, esso può essere riportato a 1 senza che il componente sia prima resettato.

2. Architettura


L'architettura realizzata si basa su un unico modulo che realizza una macchina a stati, escludendo il modulo della RAM fornito dal test bench. Il modulo utilizza al suo interno due processi sincronizzati.

Il processo "state_reg_update" è sincronizzato al fronte di salita del clock. Esso si occupa di aggiornare i segnali che rappresentano i registri della macchina. Si è scelto di sincronizzare questo processo al fronte di salita, perché anche il modulo della RAM aggiorna i propri segnali alla salita del clock. In questo modo, la macchina aggiorna coerentemente tutti i propri segnali.

Il processo "main", invece, implementa la macchina a stati vera e propria. Esso è sincronizzato al fronte di discesa del clock. Poiché il clock è relativamente ampio, si ipotizza che il tempo di transizione del valore dei segnali sia molto minore della metà del tempo di clock. Di conseguenza, al fronte di discesa del clock, il processo "main" può leggere i valori corretti dei segnali e decidere come essi verranno aggiornati al fronte di salita del clock successivo. Le simulazioni hanno confermato questa ipotesi come corretta. Si è quindi deciso di realizzare l'architettura in questo modo.

Il processo "main", inoltre, si occupa di gestire il segnale di input reset. Quando questo segnale è portato a 1, la macchina torna allo stato di RESET al ciclo di clock successivo, qualunque sia lo stato corrente della macchina.

Di seguito, la macchina a stati è analizzata in dettaglio e si mostra uno schema funzionale del modulo.



Per semplicità, si è rappresentata una sola linea entrante ed uscente dai registri, quando invece rappresenta l'intero insieme dei segnali.

Modello di FSM e Algoritmo

La macchina a stati realizzata utilizza al suo interno 14 stati, che possono essere suddivisi nelle seguenti fasi:

```
type state_type is (
    --stato di avviamento
RESET,
    --stati di copiatura maschera di ingresso
READ_MASCH,COPY_MASCH,
    --stato di modifica indirizzo memoria
ADD_IND,
    --stati di lettura coordinate
READ_X,COPY_X, READ_Y,COPY_Y,
    --stati calcolo distanze
CALC_DIST, INSERISCI,
    --stati di ricerca distanza minima
TROVA_MIN, CONFRONTA,
    --stati scrittura risultato e conclusione
WRITE MASCH, FINE);
```

RESET

Lo stato in cui la macchina inizia la sua computazione è RESET. Esso si occupa di inizializzare a 0 i valori dei segnali di lettura e scrittura dalla RAM, in modo che non avvengano comportamenti anomali, e di aspettare la salita del segnale di start. Quando il segnale di start è a 1, la macchina inizializza il valore di next_ind_ram al primo indirizzo che dovrà essere letto (indirizzo zero) e passa allo stato READ_MASCH. Se il segnale di start è a 0, invece, la macchina rimane nello stato RESET ciclando su se stesso.

Si può ritornare in questo stato in due modi dopo l'inizio della computazione: alla fine della computazione, quando il segnale o_done è riportato a 0, o quando il segnale di reset è portato a 1.

READ MASCH e COPY MASCH

In questi due stati la macchina si occupa di leggere la maschera di ingresso dalla RAM e di salvarne il valore in un segnale apposito. Utilizziamo due stati per avere la garanzia di leggere e scrivere i valori corretti. Nello stato READ_MASCH, la macchina si occupa di

impostare in modo corretto i segnali o_address, o_en e o_we, in modo da poter leggere dal corretto indirizzo di memoria. La macchina passa al clock successivo allo stato COPY_MASCH, nel quale viene copiato il segnale di ingresso i_data proveniente dalla RAM, e contenente il valore della maschera, nel segnale apposito. La macchina passa poi allo stato ADD_IND.

ADD IND

Lo stato ADD_IND si occupa di modificare il segnale interno ind_ram, impostando il segnale next_ind_ram. Questo stato assume diversi comportamenti a seconda del valore che il segnale ind_ram assume quando la macchia arriva in questo stato.

- Nel caso in cui il suo valore sia pari all'indirizzo della macchina di ingresso (0), significa che la macchina ha appena letto la maschera di ingresso. E' necessario che la prossima azione della macchina sia leggere e salvare il valore del punto da studiare. Il segnale next_ind_ram viene quindi aggiornato con il valore dell'indirizzo della coordinata x del punto da studiare (17).
- 2) Nel caso in cui il suo valore sia pari all'indirizzo del punto da studiare, significa che la macchina dovrà iniziare a leggere le coordinate dei vari centroidi. next_ind_ram viene aggiornato con il valore dell'indirizzo della coordinata x del primo centroide (1).
- 3) Se non fa parte dei primi due casi, significa che si è nel mezzo della lettura delle coordinate dei centroidi. Il next_ind_ram è quindi aggiornato con il valore di ind_ram aumentato di 2, in modo che indichi la cella in cui è salvata la coordinata x del prossimo centroide. Non salviamo mai in questo registro gli indirizzi delle coordinate y, perché basta aggiungere 1 all'indirizzo della coordinata x per raggiungerli, come viene fatto nello stato READ_Y. Non si pone il controllo di aver fatto o meno la lettura dell'ultimo centroide, perché ciò viene gestito nello stato CALC_DIST.

READ_X,COPY_X, READ_Y e COPY_Y

Il principio di funzionamento di questi stati è analogo a quello di READ_MASCH e COPY_MASCH. Lo stato READ imposta i segnali o_address, o_en e o_we e lo stato COPY copia il segnale di ingresso i_data proveniente dalla RAM nel segnale apposito: next_px e next_py per il punto da studiare o next_temp_x e next_temp_y per i centroidi. In particolare, lo stato READ_X utilizza il valore del segnale interno ind_ram per leggere nella RAM, mentre lo stato READ_Y utilizza il valore di ind_ram aumentato di 1, perché la coordinata y di un punto è immediatamente successiva a quella x nella memoria. Dopo lo stato COPY_Y, la macchina può andare in due stati diversi:

- 1) CALC DIST se le coordinate sono di un centroide.
- 2) ADD_IND se le coordinate sono del punto da studiare.

CALC_DIST e INSERISCI

Lo stato CALC_DIST si occupa di calcolare le distanze di Manhattan dei centroidi dal punto da studiare. INSERISCI si occupa di salvare tale valore nel segnale apposito (next_dist_i, con i da 1 a 8). Lo stato CALC_DIST, in particolare, prima di svolgere il calcolo della distanza, controlla attraverso il valore della maschera di ingresso se il punto appartenga effettivamente al problema. Se il suo bit corrispondente è a 0, salva nel segnale della

distanza corrispondente il valore "111111111". Esso rappresenta in questo circuito la distanza infinita. Ciò servirà per i successivi stati.

TROVA_MIN e CONFRONTA

I due stati TROVA_MIN e CONFRONTA si occupano di ricercare la distanza minima.

TROVA_MIN, grazie all'uso di un contatore, compie una serie di cicli su se stesso, confrontando ogni volta il segnale della distanza minima dist_min con quello della distanza punto-centroide dist_i (con i da 1 a 8).

Ad ogni ciclo la macchina copia il valore della distanza dist_i se questa risulta minore di dist_min nel segnale next_dist_min, che aggiornerà dist_min alla salita del clock. In questo modo, dist_min risulterà aggiornato a ogni ciclo compiuto su TROVA_MIN.

Quando avviene il passaggio allo stato CONFRONTA, il segnale dist_min contiene la distanza minima.

Lo stato CONFRONTA compie un controllo iniziale: se dist_min contiene il valore "111111111", ovvero il valore della distanza infinita, allora compie un salto allo stato WRITE MASCH, poiché significa che la maschera di ingresso è composta da soli zeri.

Altrimenti, grazie sempre ad un contatore, compie una serie di cicli su se stesso, confrontando ogni volta il segnale della distanza minima con quello della distanza punto-centroide e, nel caso di uguaglianza tra i valori dei segnali, somma il segnale masch_out e una potenza di due adeguata all centroide considerato, in modo da avere un 1 nella posizione corrispondente al centroide nella maschera di uscita.


Per esempio, se il centroide considerato è il quarto, il codice sarà:

dove in questo caso abbiamo la somma tra masch_out e 2^3 .

La somma viene salvata nel segnale next_masch_out che aggiornerà masch_out alla salita del clock. In questo modo al ciclo successivo di CONFRONTA masch out risulta aggiornato.

WRITE_MASCH, FINE

Lo stato WRITE_MASCH si occupa di impostare i segnali o_address, o_en e o_we per copiare il valore della maschera d'uscita nell'indirizzo apposito della RAM (19). Lo stato FINE pone il segnale o_done a 1 e si pone in attesa ciclando su se stesso. Quando il segnale di input i_start è portato a 0, pone il segnale o_done a 0 e ritorna allo stato RESET, pronto per una prossima computazione.



SEGNALI

Per memorizzare i valori ottenuti nelle varie fasi della computazione sono utilizzati dei segnali interni. Ogni segnale è affiancato da un segnale next. La macchina a stati, come descritto dettagliatamente in precedenza, modifica i segnali next, i quali a loro volta aggiornano i segnali al fronta di salita del clock durante il process state_reg_update riportato di seguito.

```
begin
```

```
-- processo di update dei segnali al fronte di salita del clock
state reg update: process(i clk)
begin
     if rising_edge(i_clk) then
           state <= next state;</pre>
           dist_1 <= next_dist_1;</pre>
           dist 2 <= next dist 2;</pre>
           dist 3 <= next dist 3;</pre>
           dist_4 <= next_dist_4;</pre>
           dist 5 <= next dist 5;
           dist 6 <= next dist 6;</pre>
           dist_7 <= next_dist_7;</pre>
           dist 8 <= next dist 8;
           px <= next px;</pre>
           py <= next_py;</pre>
           temp x \le next temp x;
           temp_y <= next_temp_y;</pre>
           dist_min <= next_dist_min;</pre>
           masch in <= next masch in;</pre>
           masch_out <= next_masch_out;</pre>
           ind ram <= next ind ram;</pre>
           cont <= next cont;</pre>
           o_done <= next_o_done;</pre>
           distanza <= next distanza;</pre>
     end if;
end process;
```

Segnali per la memorizzazione delle distanze

I valori delle distanze centroide-punto da studiare sono copiati all'interno di segnali dist_i dove i rappresenta un numero da 1 a 8, ovvero il corrispondente centroide. Tali segnali sono a 10 bit in modo da memorizzare fino alla distanza infinita "111111111".

Nel codice tali segnali sono tutti inizializzati a tale distanza infinita.

Inoltre sono presenti due ulteriori segnali distanza e next_distanza utilizzati nello stato CALC DIST per salvare il valore della distanza calcolata.

```
signal dist_1, next_dist_1 : std_logic_vector(9 downto 0) := "11111111111";
signal dist_2, next_dist_2 : std_logic_vector(9 downto 0) := "11111111111";
signal dist_3, next_dist_3 : std_logic_vector(9 downto 0) := "11111111111";
signal dist_4, next_dist_4 : std_logic_vector(9 downto 0) := "11111111111";
signal dist_5, next_dist_5 : std_logic_vector(9 downto 0) := "11111111111";
signal dist_6, next_dist_6 : std_logic_vector(9 downto 0) := "11111111111";
signal dist_7, next_dist_7 : std_logic_vector(9 downto 0) := "11111111111";
signal dist_8, next_dist_8 : std_logic_vector(9 downto 0) := "11111111111";
```

Segnali per coordinate punto x e y

Segnali in cui vengono copiati valori delle coordinate x e y del punto di riferimento, composti da 8 bit tutti inizializzati a zero.

```
signal px, next_px : std_logic_vector(7 downto 0) := "000000000";
signal py, next_py : std_logic_vector(7 downto 0) := "000000000";
```

Segnali per valori temporali di x e y

Segnali in cui vengono copiati valori delle coordinate x e y del centroide preso in considerazione, composti da 8 bit tutti inizializzati a zero.

```
signal temp_x, next_temp_x : std_logic_vector(7 downto 0) := "00000000";
```

```
signal temp_y, next_temp_y : std_logic_vector(7 downto 0):= "00000000";
```

Segnale per la distanza minima

Segnali che contengono il valore della distanza minima, composti da 10 bit, inizializzati tutti a zero. Utilizzati durante la computazione per confrontare quali distanze sono uguali alla minima.

```
signal dist_min, next_dist_min :std_logic_vector(9 downto 0) :=
"000000000";
```

Segnale maschera input

Segnali che memorizzano il contenuto della maschera di input, formati da 8 bit, tutti inizializzati a zero.

```
signal masch_in, next_masch_in :std_logic_vector(7 downto 0):= "00000000";
```

Segnale maschera output

Segnali che memorizzano il contenuto della maschera di output, formati da 8 bit, tutti inizializzati a zero. Alla fine della computazione il valore di masch out viene copiato nel segnale di uscita.

```
signal masch_out, next_masch_out :std_logic_vector(7 downto 0):=
"00000000";
```

Segnale indirizzo RAM

Segnali che indicano il prossimo indirizzo di memoria da leggere, se non è una coordinata di un punto, o l'indirizzo della coordinata x del prossimo punto da leggere. Sono inizializzati a zero.

```
signal ind_ram, next_ind_ram :std_logic_vector(15 downto 0) :=
"000000000000000";
```

Contatore

Segnali usati come contatore, utilizzati per compiere dei cicli su alcuni stati della macchina, come TROVA_MIN e CONFRONTA. Composti da 3 bit inizializzati a zero.

```
signal cont, next_cont : std_logic_vector(2 downto 0) := "000";
```

Stati

Segnali utilizzati per passare da uno stato all'altro della macchina, sono inizializzati al primo stato RESET.

```
signal state : state_type := RESET;
signal next_state : state_type := RESET;
```

Segnale next_o_done

Segnale utilizzato per aggiornare il valore di o_done al fronte di salita del clock. Inizialmente è posto a zero.

```
signal next_o_done: std_logic := '0';
```

3. Risultati Sperimentali

1. Sintesi

Si riporta in seguito il report di sintesi:

#	INFO: Helper process launched with PID 10192
# Vivado v2018.3 (64-bit)	
# SW Build 2405991 on Thu Dec 6	Otantina Overthanina Tima (a)
23:38:27 MST 2018	Starting Synthesize : Time (s): cpu =
# IP Build 2404404 on Fri Dec 7 01:43:56	00:00:01 ; elapsed = 00:00:02 . Memory
MST 2018	(MB): peak = 363.418 ; gain = 101.191
# Start of session at: Sat Mar 30 12:06:14 2019	
# Process ID: 6764	INFO: [Synth 8-638] synthesizing module
# Current directory:	'project_reti_logiche'
C:/Users/Valeria/project_reti_logiche/proje	[C:/Users/Valeria/Desktop/10537962_105
ct_reti_logiche.runs/synth_1	68346.vhd:46]
# Command line: vivado.exe -log	INFO: [Synth 8-256] done synthesizing
project_reti_logiche.vds -product Vivado	module 'project_reti_logiche' (1#1)
-mode batch -messageDb vivado.pb	[C:/Users/Valeria/Desktop/10537962_105
-notrace -source project_reti_logiche.tcl	68346.vhd:46]
# Log file:	
C:/Users/Valeria/project_reti_logiche/proje	
ct_reti_logiche.runs/synth_1/project_reti_l	Finished Synthesize : Time (s): cpu =
ogiche.vds	00:00:02 ; elapsed = 00:00:03 . Memory
# Journal file:	(MB): peak = 419.195 ; gain = 156.969
C:/Users/Valeria/project_reti_logiche/proje	
ct_reti_logiche.runs/synth_1\vivado.jou	
#	
source project_reti_logiche.tcl -notrace	Finished Constraint Validation : Time (s):
Command: synth_design -top	cpu = 00:00:02 ; elapsed = 00:00:03 .
project_reti_logiche -part	Memory (MB): peak = 419.195; gain =
xc7a200tfbg484-1	156.969
Starting synth_design	
Attempting to get a license for feature	
'Synthesis' and/or device 'xc7a200t'	
INFO: [Common 17-349] Got license for	
feature 'Synthesis' and/or device	Start Loading Part and Timing Information
'xc7a200t'	
INFO: Launching helper process for	
spawning children vivado processes	Loading part: xc7a200tfbg484-1

Finished Loading Part and Timing Information: Time (s): cpu = 00:00:02; elapsed = 00:00:03 . Memory (MB): peak = 419.195; gain = 156.969

INFO: [Device 21-403] Loading part xc7a200tfbg484-1

INFO: [Synth 8-5818] HDL ADVISOR -The operator resource <adder> is shared. To prevent sharing consider applying a KEEP on the output of the operator [C:/Users/Valeria/Desktop/10537962 105 68346.vhd:234]

INFO: [Synth 8-5818] HDL ADVISOR -The operator resource <adder> is shared. To prevent sharing consider applying a KEEP on the output of the operator [C:/Users/Valeria/Desktop/10537962 105 68346.vhd:129]

INFO: [Synth 8-5818] HDL ADVISOR -The operator resource <adder> is shared. To prevent sharing consider applying a KEEP on the output of the operator [C:/Users/Valeria/Desktop/10537962 105 68346.vhd:1291

INFO: [Synth 8-5818] HDL ADVISOR -The operator resource <adder> is shared. To prevent sharing consider applying a KEEP on the output of the operator [C:/Users/Valeria/Desktop/10537962 105 68346.vhd:1291

INFO: [Synth 8-802] inferred FSM for state register 'state_reg' in module 'project reti logiche'

INFO: [Synth 8-5546] ROM "next px" won't be mapped to RAM because it is too

INFO: [Synth 8-5546] ROM "next_temp x" won't be mapped to RAM because it is too

INFO: [Synth 8-5546] ROM "next cont" won't be mapped to RAM because it is too sparse

INFO: [Synth 8-5546] ROM "next cont" won't be mapped to RAM because it is too

INFO: [Synth 8-5546] ROM "next state" won't be mapped to RAM because it is too

INFO: [Synth 8-5546] ROM "next state" won't be mapped to RAM because it is too

INFO: [Synth 8-5544] ROM "next_state" won't be mapped to Block RAM because address size (1) smaller than threshold (5) INFO: [Synth 8-5546] ROM "next state" won't be mapped to RAM because it is too sparse

State | New Encoding | Previous Encoding

reset | 0000 | 0000 read masch | 0001 |0001 copy masch |0010 | 0010 add ind | 0011 | 0011 read x | 0100 | 0100 copy x | 0101 | 0101 read_y | 0110 | 0110 copy y |0111 | 0111 calc dist | 1000 | 1000 inserisci |1001 | 1001 trova min | 1010 | 1010 confronta | 1011 | 1011 write masch |1100 | 1100 fine | 1101 | 1101

INFO: [Synth 8-3354] encoded FSM with state register 'state reg' using encoding 'sequential' in module 'project reti logiche'

Finished RTL Optimization Phase 2: Time (s): cpu = 00:00:03; elapsed = 00:00:03. Memory (MB): peak = 445.508; gain = 183.281

Report RTL Partitions:		Start RTL Hierarchical Component Statistics			
+-+					
+-+	="	·	Hierarchical RTL	Compone	ent report
+-+	+	+	Module project_reti_logiche		
No constraint files	found.		Detailed RTL Con		
			+Adders :		
	_		2 Input	16 Bit	Adders := 2
Start RTL Compor	nent Statis	stics	5 Input	10 Bit	Adders := 1
			2 Input		Adders := 2
	_		2 Input	3 Bit	Adders := 1
Detailed RTL Com	nponent Ir	nfo :	+Registers :		
+Adders :	•			6 Bit Re	egisters := 3
2 Input	16 Bit	Adders := 2	1		egisters := 20
5 Input	10 Bit	Adders := 1	}		gisters := 13
2 Input	8 Bit	Adders := 2	;		gisters := 2
2 Input	3 Bit	Adders := 1			gisters := 4
+Registers :			+Muxes:		•
•	6 Bit Re	egisters := 3	3 Input	16 Bit	Muxes := 1
1	0 Bit Re	egisters := 20	14 Input	16 Bit	Muxes := 2
8	Bit Re	gisters := 13	2 Input	10 Bit	Muxes := 11
3		gisters := 2	2 Input	8 Bit	Muxes := 4
•	1 Bit Re	gisters := 4	7 Input	8 Bit	Muxes := 1
+Muxes:			14 Input	8 Bit	Muxes := 2
3 Input	16 Bit	Muxes := 1	14 Input	4 Bit	Muxes := 2
14 Input	16 Bit	Muxes := 2	2 Input	4 Bit	Muxes := 5
2 Input	10 Bit	Muxes := 11	8 Input	4 Bit	Muxes := 2
2 Input	8 Bit	Muxes := 4	8 Input	3 Bit	Muxes := 1
7 Input	8 Bit	Muxes := 1	14 Input	3 Bit	Muxes := 1
14 Input	8 Bit	Muxes := 2	2 Input	1 Bit	Muxes := 24
14 Input	4 Bit	Muxes := 2	9 Input	1 Bit	Muxes := 10
2 Input	4 Bit	Muxes := 5	14 Input	1 Bit	Muxes := 27
8 Input	4 Bit	Muxes := 2			
8 Input	3 Bit	Muxes := 1		-	
14 Input	3 Bit	Muxes := 1	Finished RTL Hie	rarchical (Component
2 Input	1 Bit	Muxes := 24	Statistics		
9 Input		Muxes := 10			
14 Input	1 Bit 	Muxes := 27		 	
Einighed DTL Com	-	tatistics.	Start Dart Dagger	 	on.
Finished RTL Con	nponent S	Statistics	Start Part Resour	ce Summ	ary

Part Resources:			
DSPs: 740 (col length:100)			
BRAMs: 730 (col length: RAMB18 100			
RAMB36 50)	Report RTL Partitions:		
	+-++		
	RTL Partition Replication Instances		
Finished Part Resource Summary	+-++		
	+-++		
No constraint files found.	No constraint files found.		
	Start Timing Optimization		
Start Cross Boundary and Area			
Optimization			
Warning: Parallel synthesis criteria is not	Finished Timing Optimization : Time (s):		
met	cpu = 00:00:07 ; elapsed = 00:00:14 .		
INFO: [Synth 8-5546] ROM "next_px"	Memory (MB): peak = 621.102 ; gain =		
won't be mapped to RAM because it is too	358.875		
sparse INFO: [Synth 8-5546] ROM "next_temp_x"			
won't be mapped to RAM because it is too			
sparse	Report RTL Partitions:		
INFO: [Synth 8-5544] ROM "p_0_out"	+-++		
won't be mapped to Block RAM because	RTL Partition Replication Instances		
address size (3) smaller than threshold (5)	+-++		
INFO: [Synth 8-5546] ROM "next_state"	+-++		
won't be mapped to RAM because it is too			
sparse			
INFO: [Synth 8-5546] ROM "next_state"	Start Technology Mapping		
won't be mapped to RAM because it is too			
sparse INFO: [Synth 8-5546] ROM "next_state"			
won't be mapped to RAM because it is too			
sparse	Finished Technology Mapping : Time (s):		
INFO: [Synth 8-5546] ROM "next_cont"	cpu = 00:00:07; elapsed = 00:00:14.		
won't be mapped to RAM because it is too	Memory (MB): peak = 621.109 ; gain =		
sparse	358.883		
Finished Cross Boundary and Area			
Optimization : Time (s): cpu = 00:00:07 ;	Report RTL Partitions:		
elapsed = 00:00:14 . Memory (MB): peak	+-++		
= 621.102 ; gain = 358.875	RTL Partition Replication Instances +-++		

Start IO Insertion	Start Renaming Generated Instances
Start Flattening Before IO Insertion	Finished Renaming Generated Instances: Time (s): cpu = 00:00:08; elapsed = 00:00:15. Memory (MB): peak = 621.109; gain = 358.883
Finished Flattening Before IO Insertion	Donart DTL Dortitions:
	Report RTL Partitions: +-++
	RTL Partition Replication Instances
 Start Final Netlist Cleanup	+-++ +-++
	Start Rebuilding User Hierarchy
 Finished Final Netlist Cleanup 	
	Finished Rebuilding User Hierarchy: Time (s): cpu = 00:00:08; elapsed = 00:00:15. Memory (MB): peak = 621.109; gain = 358.883
Report Check Netlist:	Start Renaming Generated Ports
++++++++	
Item Errors Warnings Status Description	
bescription +	Finished Renaming Generated Ports :
++ 1 multi_driven_nets 0 0 Passed Multi driven nets	Time (s): cpu = 00:00:08; elapsed = 00:00:15. Memory (MB): peak = 621.109; gain = 358.883

Start Handling Custom Attributes Finished Handling Custom Attributes: Time (s): cpu = 00:00:08; elapsed = 00:00:15. Memory (MB): peak = 621.109; gain = 358.883	5 LUT3 22 6 LUT4 105 7 LUT5 32 8 LUT6 116 9 MUXF7 10 10 FDCE 4 11 FDRE 286 12 FDSE 80 13 IBUF 11 14 OBUF 27 +++		
	Report Instance Areas:		
Start Renaming Generated Nets	++++ Instance Module Cells +++ 1 top 743 ++		
Finished Renaming Generated Nets: Time (s): cpu = 00:00:08; elapsed = 00:00:15. Memory (MB): peak = 621.109; gain = 358.883	Finished Writing Synthesis Report : Time (s): cpu = 00:00:08 ; elapsed = 00:00:15 . Memory (MB): peak = 621.109 ; gain = 358.883		
Start Writing Synthesis Report	Synthesis finished with 0 errors, 0 critical warnings and 0 warnings. Synthesis Optimization Runtime: Time (s): cpu = 00:00:08; elapsed = 00:00:15. Memory (MB): peak = 621.109; gain = 358.883 Synthesis Optimization Complete: Time		
+-++	(s): cpu = 00:00:08 ; elapsed = 00:00:15 .		
BlackBox name Instances +-++	Memory (MB): peak = 621.109 ; gain = 358.883		
+-++	INFO: [Project 1-571] Translating synthesized netlist		
Report Cell Usage: +++ Cell Count +++ 1 BUFG 1 2 CARRY4 37 3 LUT1 1 4 LUT2 11	INFO: [Netlist 29-17] Analyzing 47 Unisim elements for replacement INFO: [Netlist 29-28] Unisim Transformation completed in 0 CPU seconds INFO: [Project 1-570] Preparing netlist for logic optimization		

INFO: [Opt 31-138] Pushed 0 inverter(s) to 0 load pin(s).

Netlist sorting complete. Time (s): cpu = 00:00:00; elapsed = 00:00:00.001.

Memory (MB): peak = 717.086; gain =

0.000

INFO: [Project 1-111] Unisim Transformation Summary:

No Unisim elements were transformed.

INFO: [Common 17-83] Releasing license: Synthesis

32 Infos, 0 Warnings, 0 Critical Warnings and 0 Errors encountered.

synth_design completed successfully synth_design: Time (s): cpu = 00:00:13; elapsed = 00:00:32. Memory (MB): peak = 717.086; gain = 465.945

Netlist sorting complete. Time (s): cpu = 00:00:00; elapsed = 00:00:00.001.

Memory (MB): peak = 717.086; gain = 0.000

WARNING: [Constraints 18-5210] No constraints selected for write.

Resolution: This message can indicate that there are no constraints for the design, or it can indicate that the used_in flags are set such that the constraints are ignored. This later case is used when running synth_design to not write synthesis constraints to the resulting checkpoint. Instead, project constraints are read when the synthesized design is opened.

INFO: [Common 17-1381] The checkpoint 'C:/Users/Valeria/project_reti_logiche/proje ct_reti_logiche.runs/synth_1/project_reti_l ogiche.dcp' has been generated.
INFO: [runtcl-4] Executing: report_utilization -file project_reti_logiche_utilization_synth.rpt -pb

project_reti_logiche_utilization_synth.pb INFO: [Common 17-206] Exiting Vivado at Sat Mar 30 12:06:51 2019...

2. Simulazioni

Tutte i test riportati in seguito sono stati svolti e superati in Behavioural Simulation, Post-Synthesis Functional Simulation e Post-Synthesis Timing Simulation.

Prima fase di Testing

Nella prima fase di testing si è voluto verificare il corretto funzionamento del componente focalizzandosi sulle possibili variazioni della maschera di ingresso e sulle posizioni dei punti nello spazio.

Primo Test bench -- Casuale senza sovrapposizioni

Il primo test bench testa il componente in uno scenario casuale in cui si mantiene la distinzione tra i punti.

Si vuole porre attenzione sulla correttezza del componente data una maschera di ingresso qualsiasi senza valutare per ora eventuali sovrapposizioni dei centroidi.

La maschera di ingresso, quindi, è generata in modo casuale: i centroidi sono posti casualmente in posizioni distinte dello spazio e il punto da valutare è a sua volta distinto da essi.

```
library ieee;
      use ieee.std_logic_l164.all;
 3
      use ieee.numeric_std.all;
      use ieee.std_logic_unsigned.all;
 5
 6
     entity project th is
     end project_tb;
 8
 9
     architecture projecttb of project_tb is
                                                                                   0');
                                  : time := 100 ns;
10
      constant c_CLOCK_PERIOD
                             : std_logic;
11
      signal
               tb done
                              : std_logic_vector (15 downto 0) := (others =>
      signal
               mem address
13
               tb_rst
                                      : std_logic := '0';
      signal
14
      signal
               tb_start
                              : std_logic := '0';
                                  : std_logic := '0';
15
      signal
               tb_clk
16
      signal
               mem_o_data,mem_i_data : std_logic_vector (7 downto 0);
                                 : std_logic;
17
      signal
               enable_wire
18
      signal
               mem we
                                   : std logic;
19
20
      type ram_type is array (65535 downto 0) of std_logic_vector(7 downto 0);
21
22
      -- come da esempio su specifica
23
     signal RAM: ram_type := (0 => std_logic_vector(to_unsigned( 86 , 8)),
24
                                1 => std_logic_vector(to_unsigned( 56 , 8)),
                                2 => std_logic_vector(to_unsigned( 12 , 8)),
3 => std_logic_vector(to_unsigned( 7 , 8)),
25
26
27
                                4 => std_logic_vector(to_unsigned( 145 , 8)),
                                5 => std_logic_vector(to_unsigned(3,8)),
29
                                6 => std_logic_vector(to_unsigned( 147 , 8)),
30
                                7 => std_logic_vector(to_unsigned( 10 , 8)),
                                8 => std_logic_vector(to_unsigned( 23 , 8)),
31
                                9 => std_logic_vector(to_unsigned( 13 , 8)),
33
                                10 => std_logic_vector(to_unsigned( 35 , 8)),
                                11 => std_logic_vector(to_unsigned( 120 , 8)),
34
                                12 => std_logic_vector(to_unsigned( 54 , 8)),
                                13 => std_logic_vector(to_unsigned( 21 , 8)),
36
37
                                14 => std_logic_vector(to_unsigned( 73 , 8)),
                                15 => std_logic_vector(to_unsigned( 61 , 8)),
38
39
                                16 => std_logic_vector(to_unsigned( 102 , 8)),
40
                                17 => std_logic_vector(to_unsigned( 5 , 8)),
41
                                18 => std_logic_vector(to_unsigned( 146 , 8)),
42
                    others => (others =>'0'));
43
44
     component project_reti_logiche is
45
     port (
46
            i_clk
                          : in std_logic;
47
            i_start
                          : in std logic;
48
            i_rst
                          : in std_logic;
49
                          : in std_logic_vector(7 downto 0);
            i_data
50
                          : out std_logic_vector(15 downto 0);
            o_address
                         : out std logic;
: out std logic;
51
            o done
            o_en
53
            o_we
                          : out std_logic;
54
            o data
                          : out std logic vector (7 downto 0)
55
            ):
56
      -end component project_reti_logiche;
57
58
59
60
      UUT: project reti logiche
61
     port map (
                              => tb_clk,
62
                i_clk
                              => tb_start,
63
                 i_start
64
                i_rst
                              => tb_rst,
                i_data
65
                              => mem_o_data,
66
                              => mem_address,
                 o_address
                o done
                               => tb_done,
                          => enable_wire,
68
                o en
69
                o_we
                          => mem we,
70
                              => mem_i_data
                 o data
71
```

```
p_CLK_GEN : process is
74
      begin
75
          wait for c_CLOCK_PERIOD/2;
76
77
           tb_clk <= not tb_clk;
      end process p_CLK_GEN;
78
79
80
     MEM : process(tb_clk)
81
      begin
82
          if tb_clk'event and tb_clk = 'l' then
               if enable_wire = 'l' then
if mem_we = 'l' then
83
84
85
                       RAM(conv_integer(mem_address)) <= mem_i_data;</pre>
86
                       mem_o_data
                                                          <= mem_i_data after 2 ns;
                   else
88
                       mem_o_data <= RAM(conv_integer(mem_address)) after 2 ns;</pre>
89
                    end if;
90
               end if:
91
           end if;
92
      end process;
93
94
95
     test : process is
      begin
96
97
          wait for 100 ns;
98
          wait for c_CLOCK_PERIOD;
99
           tb_rst <= '1';
          wait for c_CLOCK_PERIOD;
tb_rst <= '0';</pre>
00
02
          wait for c_CLOCK_PERIOD;
0.3
          tb_start <= 'l';
           wait for c_CLOCK_PERIOD;
04
.05
          wait until tb_done = 'l';
06
          wait for c_CLOCK_PERIOD;
07
          tb_start <= '0';
0.8
          wait until tb_done = '0';
.09
10
          -- Maschera di output = 00000110
11
          assert RAM(19) = std_logic_vector(to_unsigned( 6 , 8)) report "TEST FALLITO" severity failure;
12
13
           assert false report "Simulation Ended!, TEST PASSATO" severity failure;
14
      end process test;
15
      end projecttb;
```

Il primo test bench, prende come esempio specifico la maschera di ingresso "01010110" come si può leggere dal codice, mentre i centroidi 2 e 3 hanno la stessa distanza di Manhattan dal punto da valutare. Dunque, essendo entrambi i bit corrispondenti ai centroidi posti ad uno nella maschere in ingresso, la maschera di uscita sarà 00000110.

Sostituendo la maschera di esempio con un'altra maschera generata casualmente e sostituendo le coordinate dei punti sempre casualmente mantenendo la distinzione tra essi, è possibile fare numerosi esempi dello stesso tipo, in ogni caso il risultato finale risulta corretto.

Secondo Test bench -- Maschera di ingresso "00000000"-- Caso limite

Il secondo test bench testa la capacità del componente di leggere la maschera di ingresso composta da soli zeri e di conseguenza di non valutare nessuno dei centroidi.

Anche in questo caso non siamo ancora interessati a valutare il comportamento del componente quando i centroidi possono essere sovrapposti quindi essi sono posti casualmente in posizioni distinte dello spazio, e il punto da valutare è a sua volta distinto da essi.

Come risultato la maschera di uscita è composta a sua volta da 8 bit a zero, poiché nessun centroide viene preso in considerazione e l'algoritmo pone tutte le distanze uguali alla "distanza infinita" 1111111111.

Viene riportato solo la parte significativa del codice che si distingue dal precedente:

```
signal RAM: ram type := (0 => std logic vector(to unsigned( 0 , 8)),
                        1 => std logic vector(to unsigned( 56 , 8)),
                        2 => std logic vector(to unsigned( 12 , 8)),
                        3 => std logic vector(to unsigned( 7 , 8)),
                        4 => std_logic_vector(to_unsigned( 145 , 8)),
                        5 => std_logic_vector(to_unsigned(3,8)),
                        6 => std_logic_vector(to_unsigned( 147 , 8)),
                         7 => std_logic_vector(to_unsigned( 10 , 8)),
                        8 => std_logic_vector(to_unsigned( 23 , 8)),
                        9 => std_logic_vector(to_unsigned( 13 , 8)),
                        10 => std logic_vector(to_unsigned( 35 , 8)),
                        11 => std_logic_vector(to_unsigned( 120 , 8)),
                        12 => std_logic_vector(to_unsigned(54,8)),
                        13 => std_logic_vector(to_unsigned( 21 , 8)),
                        14 => std_logic_vector(to_unsigned( 73 , 8)),
                         15 => std_logic_vector(to_unsigned( 61 , 8)),
                         16 => std logic_vector(to_unsigned( 102 , 8)),
                        17 => std logic vector(to unsigned( 5 , 8)),
                        18 => std logic vector(to unsigned( 146 , 8)),
             others => (others =>'0'));
```

..... codice identico al test precedente

```
-- Maschera di output = 00000000 assert RAM(19) = std_logic_vector(to_unsigned(0,8)) report "TEST FALLITO" severity failure; assert false report "Simulation Ended!, TEST PASSATO" severity failure;
```

Terzo Test bench -- Sovrapposizioni tra i centroidi -- Caso limite

Il terzo test bench testa il componente nel il caso in cui i centroidi si trovano tutti nella medesima posizione nello spazio, per valutare la capacità del componente di salvare tutte le distanze con lo stesso valore e mantenere la distinzione tra i centroidi posti alle stesse coordinate.

La maschera di ingresso è composta esclusivamente da bit posti a uno '11111111", per valutare il caso di massimi centroidi nella stessa posizione. Il punto da valutare è distinto da essi.

La maschera di uscita è composta dunque a sua volta da 8 bit tutti a uno, poiché tutti i centroidi vengono considerati nella maschera di ingresso e si trovano tutti alla medesima distanza dal punto.

```
signal RAM: ram type := (0 => std logic vector(to unsigned( 255 , 8)),
                         1 => std logic vector(to unsigned( 56 , 8)),
                         2 => std logic vector(to unsigned( 12 , 8)),
                         3 => std_logic_vector(to unsigned( 56 , 8)),
                         4 => std_logic_vector(to unsigned( 12 , 8)),
                         5 => std_logic_vector(to unsigned( 56 , 8)),
                         6 => std logic vector(to unsigned( 12, 8)),
                         7 => std logic vector(to unsigned( 56 , 8)),
                         8 => std_logic_vector(to unsigned( 12 , 8)),
                         9 => std_logic_vector(to unsigned( 56 , 8)),
                         10 => std_logic_vector(to unsigned( 12 , 8)),
                         11 => std logic vector(to unsigned( 56 , 8)),
                         12 => std logic vector(to unsigned( 12 , 8)),
                         13 => std logic vector(to unsigned( 56 , 8)),
                         14 => std logic vector(to unsigned( 12 , 8)),
                         15 => std_logic_vector(to unsigned( 56 , 8)),
                         16 => std logic_vector(to unsigned( 12 , 8)),
                         17 => std logic vector(to unsigned( 5 , 8)),
                         18 => std_logic_vector(to unsigned( 146 , 8)),
             others => (others =>'0'));
. . . . . . . . . .
```

-- Maschera di output = 11111111 assert RAM(19) = std_logic_vector(to_unsigned(255 , 8)) report "TEST FALLITO" severity failure; assert false report "Simulation Ended!, TEST PASSATO" severity failure;

Quarto Test bench -- Sovrapposizione centroidi e punto da valutare -- Caso limite

Il quarto test bench testa il componente nel caso in cui sia i centroidi, sia il punto da valutare si trovano tutti nella medesima posizione nello spazio, in questo modo si vuole testare la capacità del componente di riconoscere la distanza minima (pari a zero) e uguale per tutti, e mantenere la distinzione tra i centroidi e il punto da valutare.

La maschera di ingresso è composta esclusivamente da bit posti a uno '11111111", per valutare il caso di massimi centroidi nella stessa posizione.

La maschera di uscita è composta dunque a sua volta da 8 bit tutti a uno, poichè tutti i centroidi vengono considerati nella maschera di ingresso e si trovano tutti a distanza nulla con il punto da valutare.

```
signal RAM: ram_type := (0 => std_logic_vector(to unsigned( 255 , 8)),
                         1 => std logic vector(to unsigned( 56 , 8)),
                         2 => std logic vector(to unsigned( 12 , 8)),
                         3 => std logic vector(to unsigned( 56 , 8)),
                         4 => std logic vector(to unsigned( 12 , 8)),
                         5 => std_logic_vector(to unsigned( 56 , 8)),
                         6 => std_logic_vector(to unsigned( 12, 8)),
                         7 => std_logic_vector(to unsigned(56,8)),
                         8 => std logic vector(to unsigned( 12 , 8)),
                         9 => std_logic_vector(to unsigned( 56 , 8)),
                         10 => std_logic_vector(to unsigned( 12 , 8)),
                         11 => std_logic_vector(to unsigned( 56 , 8)),
                         12 => std_logic_vector(to unsigned( 12 , 8)),
                         13 => std_logic_vector(to unsigned( 56 , 8)),
                         14 => std logic vector(to unsigned( 12 , 8)),
                         15 => std logic vector(to unsigned( 56 , 8)),
                         16 => std_logic_vector(to unsigned( 12 , 8)),
                         17 => std logic vector(to unsigned( 56 , 8)),
                         18 => std logic vector(to unsigned( 12 , 8)),
             others => (others =>'0'));
. . . . . . . . . .
 -- Maschera di output = 11111111
 assert RAM(19) = std logic vector(to unsigned( 255 , 8)) report "TEST FALLITO" severity failure;
 assert false report "Simulation Ended!, TEST PASSATO" severity failure;
```

Quinto Test bench -- Massima distanza minima -- Caso limite

Il quinto test bench valuta il comportamento del componente quando la distanza tra il punto da valutare e un centroide è massima. In questo modo, testiamo la capacità di gestire la massima distanza minima possibile e di trovare eventuali limiti del nostro componente.

Per fare ciò, sette centroidi non sono considerati (nella maschera di ingresso hanno il bit a 0), mentre uno di essi è posizionato all'estremità dello spazio, con coordinate x = 255, y = 255 e il punto da considerare è posto a coordinate x = 0 e y = 0.

```
signal RAM: ram type := (0 => std logic vector(to unsigned( 1 , 8)),
                         1 => std_logic_vector(to unsigned( 255 , 8)),
                         2 => std logic vector(to unsigned( 255 , 8)),
                         3 => std logic vector(to unsigned( 7 , 8)),
                         4 => std logic vector(to unsigned( 145 , 8)),
                         5 => std_logic_vector(to unsigned(3,8)),
                         6 => std_logic_vector(to unsigned( 147 , 8)),
                         7 => std_logic_vector(to unsigned( 10 , 8)),
                         8 => std_logic_vector(to unsigned( 23 , 8)),
                         9 => std_logic_vector(to unsigned( 13 , 8)),
                         10 => std logic vector(to unsigned( 35 , 8)),
                         11 => std_logic_vector(to unsigned( 120 , 8)),
                         12 => std_logic_vector(to unsigned( 54 , 8)),
                         13 => std_logic_vector(to unsigned( 21 , 8)),
                         14 => std_logic_vector(to unsigned( 73 , 8)),
                         15 => std_logic_vector(to unsigned( 1 , 8)),
                         16 => std_logic_vector(to unsigned( 5 , 8)),
                         17 => std_logic_vector(to unsigned( 0 , 8)),
                         18 => std_logic_vector(to unsigned( 0 , 8)),
             others => (others =>'0'));
-- Maschera di output = 00000001
assert RAM(19) = std logic vector(to unsigned( 1, 8)) report "TEST FALLITO" severity failure;
assert false report "Simulation Ended!, TEST PASSATO" severity failure;
```

Il componente reagisce in modo corretto, producendo una maschera di uscita pari a "0000001". Ponendo quindi una massima distanza minima non viene compromesso il risultato.

Seconda fase di Testing: più computazioni successive

In questa fase si testano i comportamenti del componente in caso di reset, richieste di computazioni successive e modifiche del contenuto della RAM dopo la prima computazione.

Sesto Test bench -- Due computazioni identiche successive

Questo test serve per controllare che il componente riesca a gestire due richieste di computazione successive senza che la macchina sia resettata prima della seconda computazione. Viene infatti semplicemente riposto a 1 il segnale di start. Questo test conferma, inoltre, che il circuito non modifica in modo anomalo i valori della maschera di ingresso e delle coordinate dei punti nella RAM.

```
test : process is
begin
   wait for 100 ns;
   wait for c CLOCK PERIOD;
   tb rst <= '1';
   wait for c_CLOCK_PERIOD;
   tb_rst <= '0';
   wait for c_CLOCK_PERIOD;
   tb start <= '1';
   wait for c_CLOCK PERIOD;
   wait until tb done = '1';
   wait for c CLOCK PERIOD;
   tb start <= '0';
   wait until tb done = '0';
   --seconda computazione
   wait for 100 ns;
   wait for c CLOCK PERIOD;
   tb_rst <= '0';
   wait for c_CLOCK_PERIOD;
   tb_start <= '1';
   wait for c_CLOCK_PERIOD;
   wait until tb done = '1';
   wait for c_CLOCK_PERIOD;
   tb start <= '0';
   wait until tb done = '0';
   -- Maschera di output = 00000110
   assert RAM(19) = std_logic_vector(to_unsigned(6, 8)) report "TEST FALLITO" severity failure;
   assert false report "Simulation Ended!, TEST PASSATO" severity failure;
```

Settimo Test bench -- Vari reset

In questo test, il componente viene sottoposto a più reset durante la sua computazione. Il primo reset è posto all'incirca durante la salita del clock, un momento critico per il componente, perché avviene l'aggiornamento dei segnali, in particolare quello di stato della macchina. Il secondo reset è invece casuale, posto ragionevolmente nel mezzo della computazione. Il componente supera il test.

```
test : process is
begin
    wait for 100 ns;
    wait for c_CLOCK_PERIOD;
   tb_rst <= '1';
    wait for c_CLOCK_PERIOD;
    tb rst <= '0';
    wait for c_CLOCK_PERIOD;
    tb start <= '1';
   wait for c_CLOCK_PERIOD;
    --reset a meta' clock
    wait for 150 ns;
    tb rst <= '1';
    wait for c CLOCK PERIOD;
   tb rst <= '0';
    wait for c CLOCK PERIOD;
    tb start <= '1';
    wait for c_CLOCK_PERIOD;
    wait until tb done = '1';
    wait for c_CLOCK_PERIOD;
    tb start <= '0';
    wait until tb_done = '0';
    --reset casuale
    wait for 1737 ns;
    tb_rst <= '1';
    wait for c CLOCK PERIOD;
    tb rst <= '0';
    wait for c_CLOCK_PERIOD;
    tb start <= '1';
    wait for c CLOCK PERIOD;
    wait until tb done = '1';
    wait for c_CLOCK_PERIOD;
    tb start <= '0';
    wait until tb_done = '0';
    -- Maschera di output = 00000110
    assert RAM(19) = std_logic_vector(to_unsigned(6,8)) report "TEST FALLITO" severity failure;
    assert false report "Simulation Ended!, TEST PASSATO" severity failure;
```

Ottavo Test bench -- RAM cambia valori dopo la prima computazione

Un test simile a quello delle due computazioni successive identiche, ma prima della seconda computazione la RAM viene modificata, usufruendo di un segnale aggiunto a proposito:

```
signal new comp : std logic := '0';
```

Il processo MEM del test bench viene modificato in tal modo:

```
MEM : process(tb clk, new comp)
begin
    if tb clk'event and tb clk = '1' then
        if enable_wire = '1' then
            if mem we = '1' then
                RAM(conv_integer(mem_address)) <= mem_i_data;</pre>
                mem o data
                                                 <= mem i data after 2 ns;
                mem_o_data <= RAM(conv_integer(mem_address)) after 2 ns;</pre>
            end if;
        end if;
    end if;
    if new_comp = '1' then
       RAM(0) <= "10000011";
       RAM(1) <= "00000001";
       RAM(2) <= "00000001";
       RAM(3) <= "00000001";
       RAM(4) <= "00000001";
RAM(5) <= "00000000";
        RAM(6) <= "00000000";
       RAM(7) <= "00000000";
       RAM(8) <= "00000000";
        RAM(9) <= "00000000";
        RAM(10) <= "00000000";
        RAM(11) <= "00000000";
        RAM(12) <= "00000000";
        RAM(13) <= "00000000";
        RAM(14) <= "00000000";
       RAM(15) <= "00000010";
        RAM(16) <= "00000010";
        RAM(17) <= "000000000";
        RAM(18) <= "00000000";
        --maschera di output riportata a 0
        RAM(19) <= "000000000";
    end if;
end process;
```

Il process test risulta così:

```
test : process is
begin
   wait for 100 ns;
   wait for c CLOCK PERIOD;
   tb_rst <= '1';
   wait for c_CLOCK_PERIOD;
   tb_rst <= '0';
   wait for c_CLOCK_PERIOD;
   tb start <= '1';
   wait for c_CLOCK_PERIOD;
   wait until tb_done = '1';
   wait for c_CLOCK_PERIOD;
   tb start <= '0';
   wait until tb_done = '0';
   --RAM viene modificata
   wait for 100 ns;
   new comp <= '1';
    wait for 50 ns;
   new_comp <= '0';
    --nuova computazione
   tb_start <= '1';
   wait for c CLOCK PERIOD;
   wait until tb_done = '1';
   wait for c CLOCK PERIOD;
   tb start <= '0';
   wait until tb_done = '0';
    -- Maschera di output = 00000011
   assert RAM(19) = std_logic_vector(to_unsigned(3 ,8)) report "TEST FALLITO" severity failure;
    assert false report "Simulation Ended!, TEST PASSATO" severity failure;
```

Il componente supera il test, confermando che non solo esso non modifichi la RAM in modo anomalo, ma che effettivamente compia una seconda computazione. Basandosi solo sul test delle computazioni identiche, infatti, potrebbe sorgere il dubbio che il circuito nella seconda computazione si limiti a lasciare invariata la maschera di uscita scritta nella RAM nella computazione precedente.

Nono Test bench -- Reset, modifica della RAM e nuova computazione

Seguendo il filo logico del test precedente, si vuole confermare che il reset del componente avvenga realmente, e che quindi una nuova computazione avvenga. Il codice del test bench è identico a quello del test successivo, salvo questi cambiamenti nel process test. Il circuito supera anche questo test.

```
test : process is
begin
   wait for 100 ns:
    wait for c_CLOCK_PERIOD;
    tb_rst <= '1';
   wait for c_CLOCK_PERIOD;
   tb rst <= '0';
   wait for c_CLOCK_PERIOD;
   tb start <= '1';
   --reset
   wait for 1267 ns;
   tb rst <= '1';
   wait for c_CLOCK_PERIOD;
   tb rst <= '0';
   -- RAM viene modificata
   wait for 100 ns;
   new comp <= '1';
   wait for 50 ns;
   new comp <= '0';
   --nuova computazione
   tb start <= '1';
   wait for c_CLOCK_PERIOD;
   wait until tb done = '1';
    wait for c CLOCK PERIOD;
    tb_start <= '0';
   wait until tb_done = '0';
   -- Maschera di output = 00000011
   assert RAM(19) = std_logic_vector(to_unsigned( 3 , 8)) report "TEST FALLITO" severity failure;
    assert false report "Simulation Ended!, TEST PASSATO" severity failure;
```

4. Conclusioni

Nella realizzazione del modulo si sono fatte delle scelte di progettazione che si sono rivelate vincenti.

L'algoritmo creato ci ha permesso di risparmiare componenti per la realizzazione della memoria, ad esempio non salvando il valore delle coordinate dei centroidi, perché considerati dei dati superflui, e salvando solo la distanza punto-centroide.

Inoltre, l'utilizzo della convenzione distanza infinita ha permesso di realizzare un algoritmo semplice e completo, che ha permesso di valutare efficacemente quali centroidi considerare in ogni computazione.

Il componente, come richiesto dalla consegna, è quindi correttamente simulabile e sintetizzabile.