
LLM + HBM: логическая структура

Авторегрессионный декодер MATLAB: LLaMA-подобная схема, INT8-проекции, KV-cache INT8 + FP32-масштаб на токен (как QST). Ethernet отсутствует.




Синие стрелки: данные и порядок вычислений.
Общий декодер; архитектура LFM/Qwen отличается.

Размер cache: $LTH_{KV}(\lceil d/D \rceil D + d + 8)$ байт (INT8 + масштабы).
T — контекст; H_{KV} — KV heads; d — размерность head.

Основа: sim/matlab/+otpu/llm_step.m, llm_init.m, llm_event.m. Веса примера случайные; VPU-функции математические, время HBM оценочное.

FPGA: openTPU на VCU128

Реальная аппаратная структура: otpu_vcu128_top, xcvu37p-fsvh2892-2L-e; текущая конфигурация S=1, D=128, MCOLS=4.




Тактирование по RTL: QDR4_CLK_100MHZ → MMCM → core_clk 100 MHz и uclk 225 MHz.
DDR4_CLK_100MHZ → HBM_REF_CLK 100 MHz. core_clk обслуживает регистры, APB HBM и MAC init/DRP.

Адреса данных: канал j: $j \cdot 2$ GiB, размер окна 2 GiB; по 2 AXI3-порта на логический канал.
Синие стрелки — данные; оранжевые пунктирные — управление. 40G показан как интерфейс платы и не входит в MATLAB-модель.

Основа: src/otpu_vcu128_top.sv и upstream otpu_bcu_sys.sv. eth_clk берётся из MAC tx_clk_out; частота в старом описании и журнале расходится, поэтому здесь не фиксируется.

MATLAB: структура симуляции и результатов

Два режима: численный небольшой LLM и символьный профиль больших размерностей. Общие параметры устройства и модель трафика HBM.



Границы модели: случайные веса; без tokenizer, checkpoint LFM/Qwen, Ethernet и потактового исполнения ISA. Побитовое совпадение — для тестовых INT8 MM; время LLM/HBM — оценка.