



長安大學

数字逻辑实验课 实验报告

课程名称: 数字逻辑实验课
实验名称: 门电路的 FPGA 实现
专业名称: 计算机科学与技术/卓越工程师
小组成员: xxx
指导教师: 马峻岩

一、实验目的

1. 了解 Vivado 开发环境及基本操作；
2. 掌握 Basys3 开发板实验的基本流程；
3. 掌握电路的综合和实现；
4. 掌握电路仿真与时序分析；

主要仪器和设备：计算机，Basys3 开发板。

二、实验要求

1. Verilog 实现基本门电路

(1) 功能要求

- ① Verilog 实现反相器，sw0 输入，led0 输出。
- ② 2 输入与门，sw0、sw1 输入，led1 输出。
- ③ 2 输入或门，sw0、sw1 输入，led2 输出。
- ④ 2 输入与非门，sw0、sw1 输入，led3 输出。
- ⑤ 2 输入或非门，sw0、sw1 输入，led4 输出。
- ⑥ 2 输入异或门，sw0、sw1 输入，led5 输出。
- ⑦ 2 输入同或门，sw0、sw1 输入，led6 输出。

(2) 其他要求

- ① 使用数据流级建模方式实现。
- ② 要求撰写仿真程序，对代码进行仿真测试。
- ③ 将仿真后的 Verilog 代码进行综合与实现，并下载到 Basys3 上验证。

2. Verilog 实现 4 选 1 数据选择器

(1) 功能要求

- ① 数据选择控制信号 s0-s1，sw0, sw1。
- ② 数据输入信号 d0-d3，sw2 – sw5。
- ③ 数据输出信号 y，led0。

(2) 其他要求

- ① 使用门级建模方式实现 1 个 2 选 1 数据选择器，然后通过实例化 3 个 2 选 1 数据选择器实现 4 选 1 数据选择器。
- ② 要求撰写仿真程序，对代码进行仿真测试。

③ 将仿真后的 Verilog 代码进行综合与实现，并下载到 Basys3 上验证。

三、相关外设接口及原理

1. Basys3 开发板拨码开关原理图及简介

拨码开关的电路如图 3-1 所示。当开关打到下档时，FPGA 对应引脚输入为低电平；当开关打到上档时，FPGA 对应引脚输入为低电平。




图 3-1 板拨码开关原理图

2. Basys3 开发板 LED 原理图及简介

LED 部分的电路如图 3-2 所示。当 FPGA 对应引脚输出为高电平时，相应的 LED 点亮；当 FPGA 对应引脚输出为低电平时，相应 LED 熄灭。




图 3-2 LED 原理图

四、实验步骤及关键代码

1. Vivado 中开发 FPGA 的流程

2. Verilog 实现基本门电路


(1) 主要模块代码

```
1  module demo01topv(  
2      input wire[1:0] sw,  
3      output wire[6:0] led  
4  );  
5      NOT A(.SW0(sw0), .LED0(led0));  
6      AND B(.SW0(sw0), .SW1(sw1), .LED1(led1));  
7      OR C(.SW0(sw0), .SW1(sw1), .LED2(led2));  
8      NAND D(.SW0(sw0), .SW1(sw1), .LED3(led3));  
9      NOR E(.SW0(sw0), .SW1(sw1), .LED4(led4));  
10     XOR F(.SW0(sw0), .SW1(sw1), .LED5(led5));  
11     NXOR G(.SW0(sw0), .SW1(sw1), .LED6(led6));  
12 endmodule  
13  
14 //反相器  
15 module NOTC(  
16     input wire SW0,  
17     output wire LED0  
18 );  
19     assign LED0 = ~SW0;  
20 endmodule  
21  
22 //2输入与门  
23 module AND (  
24     input wire SW0, SW1,  
25     output wire LED1  
26 );  
27     assign LED1 = SW0 & SW1;  
28 endmodule  
29  
30 //2输入或门  
31 module OR (  
32     input wire SW0, SW1,  
33     output wire LED2  
34 );  
35     assign LED2 = SW0 | SW1;  
36 endmodule  
37  
38 //2输入与非门  
39 module NAND (  
40     input wire SW0, SW1,  
41     output wire LED3  
42 );  
43     assign LED3 = ~(SW0 & SW1);  
44 endmodule  
45  
46 //2输入或非门  
47 module NOR (  
48     input wire SW0, SW1,  
49     output wire LED4  
50 );  
51     assign LED4 = ~(SW0 | SW1);  
52 endmodule  
53  
54 //2输入异或门  
55 module XOR (  
56     input wire SW0, SW1,  
57     output wire LED5  
58 );  
59     assign LED5 = SW0 ^ SW1;  
60 endmodule  
61  
62 //2输入同或门  
63 module NXOR (  
64     input wire SW0, SW1,  
65     output wire LED6  
66 );  
67     assign LED6 = ~(SW0 ^ SW1);  
68 endmodule
```

(2) 仿真测试代码


```
1 module demo01_simulation();
2     reg SW0, SW1;
3     wire LED0, LED1, LED2, LED3, LED4, LED5, LED6;
4
5     NOT TEST1(.SW0(SW0), .LED0(LED0));
6     AND TEST2(.SW0(SW0), .SW1(SW1), .LED1(LED1));
7     OR TEST3(.SW0(SW0), .SW1(SW1), .LED2(LED2));
8     NAND TEST4(.SW0(SW0), .SW1(SW1), .LED3(LED3));
9     NOR TEST5(.SW0(SW0), .SW1(SW1), .LED4(LED4));
10    XOR TEST6(.SW0(SW0), .SW1(SW1), .LED5(LED5));
11    NXOR TEST7(.SW0(SW0), .SW1(SW1), .LED6(LED6));
12
13    initial begin
14        #0 SW0 = 0;
15        SW1 = 0;
16        # 100 SW0 = 1;
17        SW1 = 0;
18        # 100 SW0 = 0;
19        SW1 = 1;
20        # 100 SW0 = 1;
21        SW1 = 1;
22        #100 $finish;
23    end
24 endmodule
```

(3) 仿真波形图




(4) 开发板测试照片


- sw1=0,sw0=0 时，反相器输出 led0、与非门输出 led3、或非门输出 led4、同或门输出 led6 灯亮，其余灯灭。效果如下图所示。




- $sw1=0, sw0=1$ 或门输出 led2、与非门输出 led3、异或门输出 led5 灯亮，其余灯灭。效果如下图所示。



- $sw1=1, sw0=0$ 时，反相器输出 led0、或门输出 led2、与非门输出 led3、异或门输出 led5 灯亮，其余灯灭。效果如下图所示。



- $sw1=1, sw0=1$ 时，与门输出 led1，或门输出 led2，同或门输出 led6 灯亮，其余灯灭。效果如下图所示。



3. Verilog 实现 4 选 1 数据选择器

(1) 主要模块代码

```
1
2
3 module MUX4_1_top(
4     input wire[5:0] sw,
5     output wire[0:0] led
6 );
7     MUX4_1 M1(.s(sw[1:0]), .d(sw[5:2]), .y(led[0]));
8 endmodule
9
```

```
1
2
3 module MUX4_1(
4     input wire[1:0] s,
5     input wire[3:0] d,
6     output y
7 );
8     wire a, b;
9     MUX2_1 U1(s[0], d[0], d[1], a);
10    MUX2_1 U2(s[0], d[2], d[3], b);
11    MUX2_1 U3(s[1], a, b, y);
12 endmodule
13
```

```
1
2 //2选1数据选择器
3 module MUX2_1(
4     input s,
5     input a, b,
6     output out
7 );
8     wire ns, a1, b1;
9     not U1(ns, s);
10    and U2(b1, b, s);
11    and U3(a1, a, ns);
12    or U4(out, a1, b1);
13 endmodule
14
```


(2) 仿真测试代码


```

1
2
3
4 module MUX4_1_simulation0;
5   reg[3:0] s;
6   reg[3:0] sel;
7   wire led;
8   MUX4_1 test(.s(sel), .d(s), .y(led));
9
10  initial begin
11    s0 s=4'b0000;
12    sel=2'b00;
13    #10 s=4'b0001;
14    sel=2'b00;
15    #10 s=4'b0010;
16    sel=2'b00;
17    #10 s=4'b0011;
18    sel=2'b00;
19    #10 s=4'b0100;
20    sel=2'b00;
21    #10 s=4'b0101;
22    sel=2'b00;
23    #10 s=4'b0110;
24    sel=2'b00;
25    #10 s=4'b0111;
26    sel=2'b00;
27    #10 s=4'b1000;
28    sel=2'b00;
29    #10 s=4'b1001;
30    sel=2'b00;
31    #10 s=4'b1010;
32    sel=2'b00;
33    #10 s=4'b1011;
34    sel=2'b00;
35    #10 s=4'b1100;
36    sel=2'b00;
37    #10 s=4'b1101;
38    sel=2'b00;
39    #10 s=4'b1110;
40    sel=2'b00;
41    #10 s=4'b1111;
42    sel=2'b00;
43
44    #10 s=4'b0000;
45    sel=2'b01;
46    #10 s=4'b0001;
47    sel=2'b01;
48    #10 s=4'b0010;
49    sel=2'b01;
50    #10 s=4'b0011;
51    sel=2'b01;
52    #10 s=4'b0100;
53    sel=2'b01;
54    #10 s=4'b0101;
55    sel=2'b01;
56    #10 s=4'b0110;
57    sel=2'b01;
58    #10 s=4'b0111;
59    sel=2'b01;
60    #10 s=4'b1000;
61    sel=2'b01;
62    #10 s=4'b1001;
63    sel=2'b01;
64    #10 s=4'b1010;
65    sel=2'b01;
66    #10 s=4'b1011;
67    sel=2'b01;
68    #10 s=4'b1100;
69    sel=2'b01;
70    #10 s=4'b1101;
71    sel=2'b01;
72    #10 s=4'b1110;
73    sel=2'b01;
74    #10 s=4'b1111;
75    sel=2'b01;
76
77    #10 s=4'b0000;
78    sel=2'b10;
79    #10 s=4'b0001;
80    sel=2'b10;
81    #10 s=4'b0010;
82    sel=2'b10;
83    #10 s=4'b0011;
84    sel=2'b10;
85    #10 s=4'b0100;
86    sel=2'b10;
87    #10 s=4'b0101;
88    sel=2'b10;
89    #10 s=4'b0110;
90    sel=2'b10;
91    #10 s=4'b0111;
92    sel=2'b10;
93    #10 s=4'b1000;
94    sel=2'b10;
95    #10 s=4'b1001;
96    sel=2'b10;
97    #10 s=4'b1010;
98    sel=2'b10;
99    #10 s=4'b1011;
100   sel=2'b10;
101   #10 s=4'b1100;
102   sel=2'b10;
103   #10 s=4'b1101;
104   sel=2'b10;
105   #10 s=4'b1110;
106   sel=2'b10;
107   #10 s=4'b1111;
108   sel=2'b10;
109
110   #10 s=4'b0000;
111   sel=2'b11;
112   #10 s=4'b0001;
113   sel=2'b11;
114   #10 s=4'b0010;
115   sel=2'b11;
116   #10 s=4'b0011;
117   sel=2'b11;
118   #10 s=4'b0100;
119   sel=2'b11;
120   #10 s=4'b0101;
121   sel=2'b11;
122   #10 s=4'b0110;
123   sel=2'b11;
124   #10 s=4'b0111;
125   sel=2'b11;
126   #10 s=4'b1000;
127   sel=2'b11;
128   #10 s=4'b1001;
129   sel=2'b11;
130   #10 s=4'b1010;
131   sel=2'b11;
132   #10 s=4'b1011;
133   sel=2'b11;
134   #10 s=4'b1100;
135   sel=2'b11;
136   #10 s=4'b1101;
137   sel=2'b11;
138   #10 s=4'b1110;
139   sel=2'b11;
140   #10 s=4'b1111;
141   sel=2'b11;
142   #10 $finish;
143
144  end
145 endmodule
146


```


(3) 仿真波形图




(4) 开发板测试照片


- sw1=0,sw0=0,sw2=1 时，选择 sw2 信号输出，led0 灯亮。效果如下图所示。




- sw1=0,sw0=1,sw3=1 时，选择 sw3 信号输出，led0 灯亮。效果如下图所示。



- sw1=1,sw0=0,sw4=1 时，选择 sw4 信号输出，led0 灯亮。效果展示如下图所示。



● sw1=1,sw0=1,sw5=1 时，选择 sw5 信号输出，led0 灯亮。效果展示如下图所示。



五、思考问题

1. Verilog 名词解释：网线，寄存器，向量，连续赋值语句。
2. Verilog 中端口与外部信号连接的两种方式。
3. 约束文件的作用。
4. 为什么要进行仿真。

附格式要求说明：

使用 Office 撰写（学校有正版授权）避免格式混乱。

正文要求：中文宋体，英文 Times New Roman，小四，1.5 倍行距，首行缩进 2 字符，段前段后 0 行。

版面要求：不要大量留白，调整图片大小及位置。

图标题要求：宋体，五号字，加黑，按一级标题编号。

代码要求：字体 Consolas，五号字，1 倍行距；也可以截图展示。

```
module mux (  
    input sel,  
    input d0,  
    input d1,  
    output y);  
  
    assign y = sel?d1:d0;  
endmodule
```