



Digitale Systeme

vormals "Technische Grundlagen der Informatik 1"

Kapitel 3: Gatter und CMOS-Technik

Prof. Dr.-Ing. Sebastian Möller


Technische Universität Berlin
Quality and Usability Lab
Institut für Theoretische Informatik und Softwaretechnik
Fakultät IV – Elektrotechnik und Informatik











0	0	0	1	1	1	1	1	0	0	0
0	0	1	0	0	0		0	1	0	0
0	1	0	0	1	0	1	0	0	1	0
1	0	0	0	1	0	1	0	0	0	1
1	0	0	0	1	0	1	0	0	0	1
1	0	1	0	0	0	0	0	1	0	1
1	0	1	0	0	0	0	0	1	0	1
1	0	0	1	0	0	0	1	0	0	1
0	1	0	0	1	1	1	0	0	1	0
0	0	1	0	0	0	0	0	1	0	0
0	0	0	1	1	1	1	1	0	0	0

- ✓ Was heißt "digital"?
- Was ist eine logische Operation?
- ☐ Wie rechnet man mit Boolescher Algebra?
- ☐ Gibt es mehrstellige logische Operationen?





Register-Transfer
Schaltmetze & Schaltwerke
Gatter
Transistoren
Halbleiter

a	b		aΛb		a		b	a ≢ b	avb	<u>a v b</u>	$a \equiv b$	b		ā	$a \rightarrow b$	<u>avp</u>	
0	0	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
0	1	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
1	0	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
1	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1

- ✓ Was heißt "digital"?
- ✓ Was ist eine logische Operation?
- ☐ Wie rechnet man mit Boolescher Algebra?
- ☐ Gibt es mehrstellige logische Operationen?





Schaltnetze & Schaltwerke

Transistoren

Umformung Boolescher Ausdrücke Seien a, b, c logische Variablen, dann gelten folgende Regeln:

- §1 Negation der Negation $\overline{\overline{a}} = a$
- §2 Kommutativgesetz $a \cdot b \cdot c = c \cdot a \cdot b$
- a + b + c = c + a + b§3 Assoziativgesetz $a \cdot (b \cdot c) = (a \cdot b) \cdot c$

- $a \cdot (b+c) = (a \cdot b) + (a \cdot c)$ $a + (b \cdot c) = (a+b) \cdot (a+c)$
- §5 Idempotenzgesetz $a \cdot a = a$
 - a + a = a

- $\begin{array}{l} \mbox{\bf \S6} \ \mbox{Komplementgesetz} \\ \mbox{\bf a} \cdot \overline{\bf a} = 0 \mbox{ (Kontradiktion)} \\ \mbox{\bf a} + \overline{\bf a} = 1 \mbox{ (Tautologie)} \end{array}$
- §7 0-1-Gesetz $a \cdot 1 = a$ $a \cdot 0 = 0$ a + 1 = 1a + 0 = a
- §8 Absorptionsgesetze $a \cdot (a + b) = a$ $a + (a \cdot b) = a$
 - $a + (a \cdot b) = a$ $(a \cdot b) + (a \cdot \overline{b}) = a$ $(a + \overline{b}) \cdot b = a \cdot b$
 - $(a \cdot \overline{b}) + b = a + b$

$$(a+b)\cdot(a+\bar{b})=a$$

- ✓ Was heißt "digital"?
- ✓ Was ist eine logische Operation?
- ✓ Wie rechnet man mit Boolescher Algebra?
- ☐ Gibt es mehrstellige logische Operationen?

§9 De Morgan'sche Regeln
$$\underline{\overline{a \cdot b}} = \overline{a} + \overline{b}$$

$$\underline{a + b} = \overline{a} \cdot \overline{b}$$

10§ Resolutionsregel

$$(a + b) \cdot (\overline{b} + c) = (a + b) \cdot (\overline{b} + c) \cdot (a + c)$$

11§ Konsensusregel

$$(a \cdot b) + (\bar{b} \cdot c) = (a \cdot b) + (\bar{b} \cdot c) + (a \cdot c)$$

Mit Hilfe von Wertetabellen kann die Gültikeit der genannten Regeln bewiesen werden!





Beispiel

Funktionsbündel $\sigma(a,b,c) = (x,y,z,t)$

а	b	С	Х	у	Z	t
0	0	0	1	1	1	0
0	0	1	1	1	1	1
0	1	0	1	0	1	0
0	1	1	0	0	1	0
1	0	0	0	0	0	1
1	0	1	1	0	0	0
1	1	0	1	0	0	0
1	1	1	1	1	0	1

- ✓ Was heißt "digital"?
- ✓ Was ist eine logische Operation?
- ✓ Wie rechnet man mit Boolescher Algebra?
- ✓ Gibt es mehrstellige logische Operationen?



Inhalt Digitale Systeme




Schaltnotzo & Schaltworks

- Motivation und Einführung
- 2. Logik und Boolesche Algebra
- 3. Gatter und CMOS-Technik
 - □ Realisierung Logischer Operationen
 - Halbleitertechnik
 - pn-Diode
 - Transistortypen
 - □ Schaltkreisfamilien und MOS-Schaltungstechnik
 - ☐ Fertigung integrierter Schaltungen
- 4. Zahlendarstellung und Codes
- 5. Schaltnetze und Normalformen
- Optimierung von Schaltnetzen
- 7. Standard-Schaltnetze
- 8. Speicherelemente und programmierbare Logik
- 9. Synchrone Schaltwerke
- 10. Register-Transfer-Entwurf und Mikroprogrammierung
- Anwendungen Digitaler Systeme



Zentrale Fragen Kapitel 3





Register-Transfer
Schaltmetze & Schaltwerke
Gatter
Transistoren
Halbleiter

- ☐ Wie werden logische Funktionen technisch realisiert?
- ☐ Was sind typische Logikgatter?
- ☐ Wie wird aus elektrischen Strömen diskrete Logik?
- Wie funktionieren Transistoren?





Halbleiter

Gattersymbolik


- grafische Darstellung, der die Grundstruktur einer Schaltung zu entnehmen ist
- Terme der Funktion werden durch Grundgatter symbolisiert.
- Funktionalität der Gatter entspricht den Grundfunktionen der Booleschen Algebra.
- Die Anzahl der in den jeweiligen Termen involvierten Eingangsvariablen spiegelt sich in der Anzahl der Eingänge eines jeden Gatters wieder.
- Die Negation von Eingangsvariablen und Termen wird durch eingangs- oder ausgangsseitige Kreise symbolisiert.





Schaltnetze & Schaltwerke Gatter Transistoren

Gattersymbolik



Symolische Darstellung verschiedener Logikgatter. Aus D.W. Hoffmann, 2014, Abb. 5.16.





Schalterlogik





Wahrheitstabelle

х	у
0	1
1	0







Schaltnetze & Schaltwerke

Transistoren

Halbleiter


Schalterlogik



Wahrheitstabelle



<u>Schalterlogik</u>










Schaltnetze & Schaltwerke

Halbleiter

Schalterlogik



<u>Schalterlogik</u>



Wahrheitstabelle

x	у
0	1
1	0



Pegel (positive Logik)

x	у
L	Н
Н	L

0 -> L 1 -> H





Schalterlogik



Schalterlogik



Wahrheitstabelle











Transistorschaltung

Pegel (positive Logik)

x	у
L	Н
Н	L

0 -> 11 -> H










Schaltnetze & Schaltwerke

Hallbloite

Schaltkreise

Hardwareschaltungen mit Eingangssignalen $x_1, x_2, ..., x_n$ und Ausgangssignalen $y_1, y_2, ..., y_n$



- Basistechnologien bestimmt durch Transistortypen
- dadurch festlegen auf Betriebsspannung und Signalpegel
- nur in Einzelfällen miteinander kombiniert (über Zwischenglieder)

Schaltkreisfamilien. Aus: D.W. Hoffmann, 2014, Abb. 5.1.



Inhalt Digitale Systeme



- 1. Motivation und Einführung
- 2. Logik und Boolesche Algebra
- 3. Gatter und CMOS-Technik
 - ✓ Realisierung Logischer Operationen
 - Halbleitertechnik
 - pn-Diode
 - Transistortypen
 - □ Schaltkreisfamilien und MOS-Schaltungstechnik
 - ☐ Fertigung integrierter Schaltungen
- 4. Zahlendarstellung und Codes
- 5. Schaltnetze und Normalformen
- 6. Optimierung von Schaltnetzen
- Standard-Schaltnetze
- 8. Speicherelemente und programmierbare Logik
- 9. Synchrone Schaltwerke
- 10. Register-Transfer-Entwurf und Mikroprogrammierung
- Anwendungen Digitaler Systeme






Transistoren Halbleiter

Bohr'sches Atommodell

- Atome setzen sich aus Protonen, Neutronen und Elektronen zusammen
- Protonen (+) und Elektronen (–) weisen dieselbe Ladungsmenge auf
- Im Normalzustand ist ein Atom ladungsneutral (gleiche Anzahl positiver (+) und negativer (–) Ladungen)



Heliumatom im Bohr'schen Atommodell. Aus: D.W. Hoffmann, 2014, Abb. 2.2.





- Elektronen bewegen sich auf Schalen (K, L, M, ...) um den Atomkern
- Register-Transfer
 Schaltnetze & Schaltwerke
 Gatter
 Transistoren
 Halbleiter
- Energieniveau bestimmt, auf welcher Schale sich ein Elektron befindet
- Schalen unterscheiden sich durch Anzahl maximal aufnehmbarer Elektronen:
 - ➤ K: 2 Elektronen
 - L, M: 8 Elektronen
- Elektronen in ungesättigten Schalen: Valenzelektronen
- Elektron kann durch Aufnahme und Abgabe von Energie zwischen Schalen wechseln






Schaltnetze & Schaltwerke Gatter Transistoren

Halbleiter

Bändermodell




Bändermodell: Energieniveaus. Aus: D.W. Hoffmann, 2014, Abb. 2.4.





Bändermodell



Register-Transfer
Schaltnetze & Schaltwerke
Gatter
Transistoren
Halbleiter

Bändermodell: Energieniveaus und Halbleiter im Bändermodell. Aus: D.W. Hoffmann, 2014, Abb. 2.5.



Cs Ba

87 88

Fr Ra

3.2 Halbleiter



Schaltnetze & Schaltwerke

																	Oattel
																	Transistoren
																	Halbleiter
IA 1	IIA 2	IIIB 3	IVB 4	VB 5	VIB 6	VIIB 7	8	-VIIIB 9		IB 11	IIB 12	IIIA 13	IVA 14	VA 15	VIA 16	VIIA 17	VIIIA 18
1 H																	2 He
3 Li	4 Be											5 B	6 C	7 N	8 O	9 F	10 Ne
11 Na	12 Mg											13 Al	14 Si	15 P	16 S	17 Cl	18 Ar
19	20	21	22	23	24	25	26 E-	27	28	29	30	31	32	33	34	35 D-	36
K	Ca	Sc	Ti	V	Cr	Mn	Fe	Co	Ni	Cu	Zn	Ga	Ge	As	Se	Br	Kr
37	38	39	40	41	42	43	44	45	46	47	48	49	50	51	52	53	54
Rb	Sr	Y	Zr	Nb	Mo	Tc	Ru	Rh	Pd	Ag	Cd	In	Sn	Sb	Te	I	Xe
55	56		72	73	74	75	76	77	78	79	80	81	82	83	84	85	86

Halbleiter im Periodensystem. Aus: D.W. Hoffmann, 2014, Abb. 2.10.

108

Np

106

Nd Pm Sm Eu Gd Tb Dy Ho Er Tm Yb Lu

92 93

Rf Db Sg Bh Hs Mt

57 58 59 60 61 62 63 64 65 66

La

89

Ac

Ce

112

Bk

Rg Uub

96 97 98

Rn

Po

101 102 103

Md No Lr

68 69 70

100

67





Schaltnetze & Schaltwerke Gatter Transistoren Halbleiter

Reine Halbleiter

Isolatoren							
Material	Widerstand						
Hartgummi	$10^{16}\Omega m$						
Bernstein	$10^{14}\Omega\text{m}$						
Halbleite	r						
Material	Widerstand						
Silizium (rein)	$10^2\Omega\text{m}$						
Germanium (rein)	$10^0\Omega\text{m}$						
Germanium (dotiert)	$10^{-4}\Omega m$						
Leiter							
Material	Widerstand						
Platin	$10^{-7}\Omega m$						
Silber	$10^{-8}\Omega m$						

Beispiel: Silizium

14 Elektronen in 3 Schalen:

K-Schale: 2

L-Schale: 8

M-Schale: 4

Anordnung im Kristallgitter


Spezifische Widerstände. Aus: D.W. Hoffmann, 2014, Tab. 2.1.



Register-Transfer

Transistoren Halbleiter

Reine Halbleiter




Links: Struktur des Siliziumkristalls; rechts: Eigenleitung. Aus: D.W. Hoffmann, 2014, Abb. 2.6 und 2.7.





Schaltnetze & Schaltwerke

Dotierte Halbleiter



Dotierte Halbleiter. Links: p-Leiter; rechts: n-Leiter. Aus: D.W. Hoffmann, 2014, Abb. 2.9 und 2.10.





3.3 pn-Diode



Schaltnetze & Schaltwerke Gatter Transistoren Halbleiter

Aufbau einer Halbleiterdiode





☐ Ion (ortsfest, negativ geladen)
 ☐ Ion (ortsfest, positiv geladen)
 ④ Elektronenloch

Freies Leitungselektron

Hableiterdiode vor (links) und nach (rechts) Diffusion. Aus: D.W. Hoffmann, 2014, Abb. 2.12.





3.3 pn-Diode



Halbleiterdiode mit anliegender Spannung







Links: Spannung in Sperrrichtung; rechts: Spannung in Durchlassrichtung. Aus: D.W. Hoffmann, 2014, Abb. 2.13 und 2.14.



3.3 pn-Diode



Symbol für Diode



Strom in Sperrrichtung:

- zum Pluspol, + zum Minuspol
- Vergrößerung der Sperrschicht
- Isolation (Widerstand $\approx \infty \Omega$)

- X Sperrrichtung

Strom in Durchlassrichtung:

- + vom Pluspol, vom Minuspol abgestoßen
- Verkleinerung der Sperrschicht
- Rekombination von Ladungsträgern
- Stromfluss (Widerstand $\approx 0 \Omega$)



Durchlassrichtung



Inhalt Digitale Systeme




- Motivation und Einführung
- 2. Logik und Boolesche Algebra
- 3. Gatter und CMOS-Technik
 - ✓ Realisierung Logischer Operationen
 - √ Halbleitertechnik
 - ✓ pn-Diode
 - Transistortypen
 - ☐ Schaltkreisfamilien und MOS-Schaltungstechnik
 - ☐ Fertigung integrierter Schaltungen
- 4. Zahlendarstellung und Codes
- 5. Schaltnetze und Normalformen
- Optimierung von Schaltnetzen
- Standard-Schaltnetze
- 8. Speicherelemente und programmierbare Logik
- 9. Synchrone Schaltwerke
- 10. Register-Transfer-Entwurf und Mikroprogrammierung
- 11. Anwendungen Digitaler Systeme





Schaltnetze & Schaltwerke Gatter

> Transistoren Halbleiter




Klassen von Transistoren. Aus: D.W. Hoffmann, 2014, Abb. 2.15.





npn-Transistor





Links: Schaltsymbol; rechts: interner Aufbau. Aus: D.W. Hoffmann, 2014, Abb. 2.16.







Schaltnetze & Schaltwerke

Gatter Transistoren Halbleiter

npn-Transistor






Links: Stromfluss; rechts: Schaltverhalten. Aus: D.W. Hoffmann, 2014, Abb. 2.18 und 2.19.





pnp-Transistor





Links: Schaltsymbol; rechts: interner Aufbau. Aus: D.W. Hoffmann, 2014, Abb. 2.20.






Schaltnotzo & Schaltwerko

Gatter Transistoren

pnp-Transistor



- Komplementäre Anordnung der Halbleiterschichten
- Komplementäre Polung

Stromfluss am pnp-Transistor. Aus: D.W. Hoffmann, 2014, Abb. 2.21.






Schaltnotze & Schaltwerke

Transistoren

Junction-Feldeffekttransistor (JFET)



Schaltsymbole von Bipolartransistoren und JFETs Aus: D.W. Hoffmann, 2014, Abb. 2.22.


- Basisstrom wird durch elektrisches Feld ersetzt
- kein Strom über Steueranschluss (Gate)





Schaltnetze & Schaltwerke Gatter Transistoren Halbleiter

Junction-Feldeffekttransistor (JFET)




Interner Aufbau des JFET. Aus: D.W. Hoffmann, 2014, Abb. 2.23.






Schaltnetze & Schaltwerke Gatter

Arbeitsweise des JFET






Links: n-Kanal-JFET; rechts: p-Kanal-JFET Aus: D.W. Hoffmann, 2014, Abb. 2.24.





Metal Oxide Semiconductor FET (MOSFET)





Links: Schaltsymbole; rechts: Interner Aufbau. Aus: D.W. Hoffmann, 2014, Abb. 2.25 und 2.26.


- n-Kanal-MOSFET: p-Substrat mit 2 n-dotierten Gebieten
- Gate auf isolierendem Dielektrikum




3.5 Feldeffekttransistor



Schaltnetze & Schaltwerke




demselben elektrischen Potenzial, so entsteht ein isolierendes npn-Gebiet. Einer der beiden pn-Übergäng ist stets in Sperrrichtung geschaltet und verhindert den Stromfluss.



Gate zieht die Minoritätsträger des Substrats nach oben. An der Grenzschicht entsteht ein Elektronenüberschuss, der einen schmalen leitenden n-Kanal öffnet.

Ein positives elektrisches Feld am



eingeschnürt und verliert ab einer

gewissen Spannung seine

Leitfähigkeit.

Arbeitsweise des MOSFET. Aus: D.W. Hoffmann, 2014, Abb. 2.27.

Gate-Source-Spannung öffnet leitenden Kanal geringe Leistungsaufahme



Inhalt Digitale Systeme



- 1. Motivation und Einführung
- 2. Logik und Boolesche Algebra
- 3. Gatter und CMOS-Technik
 - ✓ Realisierung Logischer Operationen
 - ✓ Halbleitertechnik
 - √ pn-Diode
 - ✓ Transistortypen
 - □ Schaltkreisfamilien und MOS-Schaltungstechnik
 - ☐ Fertigung integrierter Schaltungen
- 4. Zahlendarstellung und Codes
- 5. Schaltnetze und Normalformen
- 6. Optimierung von Schaltnetzen
- Standard-Schaltnetze
- 8. Speicherelemente und programmierbare Logik
- 9. Synchrone Schaltwerke
- 10. Register-Transfer-Entwurf und Mikroprogrammierung
- 11. Anwendungen Digitaler Systeme






Getter Transistoren Halbletter

TTL-Schaltkreisfamilie

- Transistor-Transistor-Logic
- älteste hier vorgestellte Familie
- Verwendung von Bipolartransistoren
- robust und unempfindlich gegenüber elektrostatischer Aufladung
- Standardglied: NAND
- Beispiele:
 - Low-Power-TTL (LTTL)
 - High-Speed-TTL (HTTL)
 - Low-Voltage-TTL (LV-TTL)



NAND mit zwei Eingängen in TTL $(y = \overline{a \cdot b})$





Halbleiter

ECL-Schaltkreisfamilie

- Emitter Coupled Logic
- Verwendung von Bipolartransistoren
- Ziel: äußerst geringe Schaltzeiten → hohe Verlustleistung
- · verhältnismäßig weniger dicht integrierbar
- zu jedem Ausgangssignal ist auch invertiertes Signal verfügbar
- → keine Negationsglieder notwendig, geringere Zahl von Schaltelementen





Halbleiter

MOS-Schaltkreisfamilien

- Metal Oxide Semiconductor
- Moderne Basistechnologie
- Vergleichsweise geringe Stromaufnahme, aber empfindlich gegenüber elektrostatischer Aufladung
- Varianten:
 - PMOS: selbstsperrende p-Kanal-FETs und Lastwiderstand
 - NMOS: selbstsperrende n-Kanal-FETs und Lastwiderstand
 - CMOS: Complementary MOS, sowohl p-Kanal- als auch n-Kanal-FETs
 - ...





Transistores

Halbleiter

Pegelbereiche

- Spannungspegel innerhalb digitaler Schaltungen unterliegen Streuungen
- Die Ursachen liegen in
 - Bauelementtoleranzen
 - > Temperaturschwankungen
 - Betriebsspannungsschwankungen
 - Störsignalen
- Eine Verringerung des Einflusses der Toleranzen geschieht durch die Zuordnung der Spannungspegel H und L zu einem jeweils relativ breiten Pegelbereich
- Beide Pegelbereiche werden durch eine verbotene undefinierte Zone getrennt





Spannung

3.6 Schaltkreisfamilien

Spannung







Spannung

Spannung

Definitionen von Low- und High-Pegeln. Aus: D.W. Hoffmann, 2014, Abb. 5.2.





Halbleiter

Pegelzustände

- · Alle Basistechnologien arbeiten binär.
- Alle haben einen High-Pegelbereich (n\u00e4her an +∞) und einen Low-Pegelbereich (n\u00e4her an -∞).
- Zuordnung zu Wahrheitswerten 0 und 1:
 - Positive Logik: High-Pegel entspricht 1 und Low-Pegel entspricht 0
 - Negative Logik: High-Pegel entspricht 0 und Low-Pegel entspricht 1

Pegelzustände				
	X	у	Z	
0	L	L	L	
1	L	Н	L	
2	Н	L	L	
3	Н	Н	Н	

Positive Logik				
	х	у	Z	
0	0	0	0	
1	0	1	0	
2	1	0	0	
3	1	1	1	

Negative Logik				
	x	у	Z	
0	1	1	1	
1	1	0	1	
2	0	1	1	
3	0	0	0	

Interpretation der Pegelzustände High und Low in positiver und negativer Logik. Aus: D.W. Hoffmann, 2014, Tab. 5.1.






Schaltnotzo & Schaltwerko Getter Transistoren


Halbletter

MOS-Schaltungen

NMOS-Technologie



PMOS-Technologie



MOSFET als Schaltelement. Links: n-Kanal; rechts: p-Kanal. Aus: D.W. Hoffmann, 2014, Abb. 5.4 und 5.6.







Schaltnotzo & Schaltwerko Getter Transistores


Halbleiter

MOS-Schaltungen






PMOS-Technologie



Symbolik:



Wichtia: Die Symbole zeigen den Stromfluss an und sollten nicht mit dem Symbol des selbstleitenden MOS-Transistors verwechselt werden.

Pegel:

L = Low-Pegel H = High-Pegel Z = High-ImpedanZ-Pegel, Schwebezustand (Floating State)

MOSFET als Schaltelement. Links: n-Kanal; rechts: p-Kanal. Aus: D.W. Hoffmann, 2014, Abb. 5.4 und 5.6.







Schaltnetze & Schaltwerke Gatter


Halbleiter

MOS-Schaltungen






PMOS-Technologie



Symbolik:



Wichtig: Die Symbole zeigen den Stromfluss an und sollten nicht mit dem Symbol des selbstleitenden MOS-Transistors verwechselt werden.

Pegel:

L = Low-Pegel
H = High-Pegel
Z = High-ImpedanZ-Pegel,
Schwebezustand (Floating State)

MOSFET als Schaltelement. Links: n-Kanal; rechts: p-Kanal. Aus: D.W. Hoffmann, 2014, Abb. 5.4 und 5.6.






Schaltnetze & Schaltwerke Gatter


Halbleiter

MOS-Schaltungen






PMOS-Technologie



Symbolik:



Wichtig: Die Symbole zeigen den Stromfluss an und sollten nicht mit dem Symbol des selbstleitenden MOS-Transistors verwechselt werden.

Pegel:

L = Low-Pegel
H = High-Pegel
Z = High-ImpedanZ-Pegel,
Schwebezustand (Floating State)

MOSFET als Schaltelement. Links: n-Kanal; rechts: p-Kanal. Aus: D.W. Hoffmann, 2014, Abb. 5.4 und 5.6.






NMOS-Grundschaltungen (Aus: D.W. Hoffmann, 2014, Abb. 5.8)









Positive	Logik	NOT
Positive	LOSIK	INOI

X	Z
0	1
1	0

Positive Logik (NAND)

\mathcal{X}	У	z
0	0	1
0	1	1
1	0	1
1	1	0

	Positive	Logik	(NOR)
--	----------	-------	-------

x	y	Z
O	0	1
O	1	0
1	0	0
1	1	0

Negative Logik (NOT)

\mathcal{X}	Z
0	1
1	0

Negative Logik (NOR)

X =	у	Z
0	0	1
0	1	0
1	0	0
1	1	0

Negative Logik (NAND)


X	у	z
0	0	1
0	1	1
1	0	1
1	- 1	0





Schaltnetze & Schaltwerke


NMOS-Schaltverhalten (Aus: D.W. Hoffmann, 2014, Abb. 5.9)











Eigenschaften NMOS-Technologie

- Versorgungsspannung 5 V
- geringerer Abstand zwischen High und Low → weniger störsicher
- geringere Umschaltzeit

Aus: D.W. Hoffmann, 2014, Abb. 5.2.





PMOS-Grundschaltungen (Aus: D.W. Hoffmann, 2014, Abb. 5.5)









Positive	Logik	(NOT)
1 0311110	LUZIK	(INOI)

-x	z
0	1
1	0

■ Positive Logik (NOR)

Х	y	Z
0	0	1
0	1	0
1	0	0
- 1	- 1	0

Pos	sitive	Logik	(NAND)	
-----	--------	-------	--------	--

	_	
X	У	Z
0	0	1
0	1	1
1	0	1
1	1	0

Negative Logik (NOT)

-x	Z
0	1
1	0

■ Negative Logik (NAND)

x	У	z
0	0	1
0	1	1
1	0	1
1	1	0

■ Negative Logik (NOR)


\mathcal{X}	У	Z
0	0	1
0	1	0
1	0	0
1	1	0





Schaltnetze & Schaltwerke

PMOS-Schaltverhalten (Aus: D.W. Hoffmann, 2014, Abb. 5.6)








chaltnetze & Schaltwerke

Halbleite





Realisierung des Widerstands

- Lastwiderstand wird benötigt, um Strom zu begrenzen.
- Realisierung durch speziell konstruierten MOSFET, der permanent in Durchlassrichtung geschaltet ist

Eigenschaften PMOS Technologie

- -12 V Versorgungsspannung
- gute Trennung von High und Low, störischer
- größere Umschaltzeit

Realisierung des Widerstands. Aus: D.W. Hoffmann, 2014, Abb. 5.2. und 5.7.





Halbleiter

CMOS-Technologie

- heute vorherrschende Basistechnologie
- symmetrische Zusammenschaltung von n-Kanal- und p-Kanal-**FETs**
- extrem stromsparend
- hoch integrierbar (Kanallängen im zweistelligen Nanometerbereich)
- Taktraten im Gigahertzbereich





Schaltnetze & Schaltwerke

Transistoren Halbleiter

CMOS-Grundschaltungen (Aus: D.W. Hoffmann, 2014, Abb. 5.11)

Grundschaltung 1



Positive Logik (NOT)

\mathcal{X}_{-}	Z
O	1
1	0

Negative Logik (NOT)

X	Z
0	1
1	0

Grundschaltung 2



Positive Logik (NOR)

X	У	z
0	0	1
0	1	0
1	0	0
1	1	0

Negative Logik (NAND)

\mathcal{X}	у	z
0	0	1
0	1	1
1	0	1
1	1	0

Grundschaltung 3



Positive Logik (NAND)

X	У	Z
0	0	1
0	1	1
1	0	1
1	1	0

Negative Logik (NOR)


\mathcal{X}	у	Z
0	0	1
0	1	0
1	0	0
1	1	0





Schaltnetze & Schaltwerke

CMOS-Schaltverhalten (Aus: D.W. Hoffmann, 2014, Abb. 5.12)





3.1 Realisierung Logischer Operationen



Schaltnetze & Schaltwerke

Halbleiter

Schalterlogik



Wahrheitstabelle






Pegel (positive Logik)



0 -> L 1 -> H

Schalterlogik






<u>Transistorschaltung</u>





CMOS-Schaltverhalten (Aus: D.W. Hoffmann, 2014, Abb. 5.12)








CMOS-Schaltverhalten (Aus: D.W. Hoffmann, 2014, Abb. 5.12)









Probleme der CMOS-Technik


- Wenn Transistoren in Durchlassrichtung geschaltet sind, so hat Source-Spannung bedeutenden Einfluss auf Kanalleitfähigkeit
 - p-Kanal-MOSFET: Wenn Source-Eingang auf Low (Masse) liegt, fällt bedeutende Spannung ab
 - n-Kanal-MOSFET:
 Wenn Source-Eingang auf High (Betriebsspannung) liegt,
 dann fällt bedeutende Spannung ab





Halbleiter

Probleme der CMOS-Technik: Abhilfe



Transmissionsglied (T-Glied, T Gate)

- p-Kanal- und n-Kanal-MOSFET parallel, Gates jeweils mit inverser Spannung
- Beide Transistoren entweder gleichzeitig leitend oder gleichzeitig sperrend

T-Glied. Aus: D.W. Hoffmann, 2014, Abb. 5.13 und 5.14.





Hallbloite

Lastfaktoren


- Kombination Boolescher Ausdrücke ohne Probleme, aber ...
- ... die Kombination von Hardware wird durch Ströme und Spannungen begrenzt, die zum ordnungsgemäßen Betrieb notwendig sind.
- Die Gattereingänge bilden <u>Last</u> für angeschlossene Ausgänge
 - bipolare Schaltungen: Strombelastung
 - MOSFET-Schaltungen: nur eine kapazitive Last
- Beschreibung durch Lastfaktoren (unit load), teilweise getrennt für High und Low
 - Eingangslastfaktor (Fan-In): Gibt an, wie stark das Schaltelement den Ausgang des vorangeschalteten Elementes belastet; Normalfall: Fan-In = 1
 - Ausgangslastfaktor (Fan-out): Gibt an, wie viele nachgeschaltete Verknüpfungsglieder maximal gespeist werden können; bei Fan-In = 1 Fan-Out = maximale Anzahl anschließbarer Verknüpfungsglieder





Lastfaktoren





Zusammenschaltung verschiedener Schaltungselemente. Nach D.W. Hoffmann, 2014, Abb. 5.15.



Inhalt Digitale Systeme



Hallbloiter

- 1. Motivation und Einführung
- 2. Logik und Boolesche Algebra
- 3. Gatter und CMOS-Technik
 - ✓ Realisierung Logischer Operationen
 - ✓ Halbleitertechnik
 - √ pn-Diode
 - ✓ Transistortypen
 - ✓ Schaltkreisfamilien und MOS-Schaltungstechnik
 - ☐ Fertigung integrierter Schaltungen
- 4. Zahlendarstellung und Codes
- 5. Schaltnetze und Normalformen
- Optimierung von Schaltnetzen
- 7. Standard-Schaltnetze
- 8. Speicherelemente und programmierbare Logik
- 9. Synchrone Schaltwerke
- 10. Register-Transfer-Entwurf und Mikroprogrammierung
- 11. Anwendungen Digitaler Systeme






Schaltnetze & Schaltwerke

Hallbloiter

Produktionsschritte



- Grundmaterial: Silizium-Einkristall (Ignot)
- Zersägen in 0.5-1.5 mm dünne Scheiben (Wafer)
- Aufbringen der Transistoren (Front-end of line, FEOL)
- Verbindung der Schaltelemente in Wiring Layers (Back-end of line, BEOL)
- Trennung der Chipkerne (Dicing) und Gehäuseeinbau (Packaging)


Produktionsschritte integr. Schaltungen. Aus: D.W. Hoffmann, 2014, Abb. 2.28.





Schaltnetze & Schaltwerke

Basistechnologien der Planartechnik




Produktionsschritte integr. Schaltungen. Aus: D.W. Hoffmann, 2014, Abb. 2.29.

- Beschichtung: Oxidation und beschichtung mit lichtempf.
 Fotolack (Spin Coating)
- Belichtung (Lithografie): Unbeli ete Lackanteile werden herausgelöst
- · Ätzen: Freilegen des Substrats
- Dotierung: Durch Ionenbeschuss, Dotiergas oder Dotierlack





Schaltnetze & Schaltwerke Gatter Transistoren Halbleiter



Fertigung eines CMOS-Inverters in Planartechnik. Aus: D.W. Hoffmann, 2014, Abb. 2.30.






Schaltnetze & Schaltwerke

Transistoren

Halbleiter



Querschnitt Mikrochip in Planartechnik. Aus: D.W. Hoffmann, 2014, Abb. 2.31.





Schaltnetze & Schaltwerke

Hallbloiter


- Klassifikationsmerkmale von Mikroprozessoren
 - Anzahl der Kerne
 - Taktfrequenz
 - Integrationsdichte

Integrationsdichte

- Strukturbreite eines Transistors (Kanallänge): Abstand zwischen Drain und Source
- Verringerung der Strukturbreite führt zu
 - größerer Transistorzahl
 - höherer Schaltgeschwindigkeit
- Beispiele
 - Intel 4004: 10 um-Prozess
 - heute: 14 nm-Prozess (Strukturbreite Faktor 700, Fläche Faktor 500.000)








Entwicklung der Strukturbreite bei Mikroprozessoren. Aus: D.W. Hoffmann, 2014, Abb. 2.32.





Schaltnotzo & Schaltworks

Halbleiten



- ☐ Wie werden logische Funktionen technisch realisiert?
- ☐ Was sind typische Logikgatter?
- ☐ Wie wird aus elektrischen Strömen diskrete Logik?
- Wie funktionieren Transistoren?






Schaltnetze & Schaltwerke Gatter Transistoren

Halbleiter






- ✓ Wie werden logische Funktionen technisch realisiert?
- ☐ Was sind typische Logikgatter?
- ☐ Wie wird aus elektrischen Strömen diskrete Logik?
- Wie funktionieren Transistoren?










- ✓ Wie werden logische Funktionen technisch realisiert?
- ✓ Was sind typische Logikgatter?
- ☐ Wie wird aus elektrischen Strömen diskrete Logik?
- □ Wie funktionieren Transistoren?







50	A State
	Register-Transfer
5	chaltnetze & Schaltwerk
	Gatter
	Transistoren
	Halbleiter

Pegelzustände				
	X	у	z	
0	L	L	L	
1	L	Н	L	
2	Н	L	L	
3	Н	Н	Н	

Positive Logik					
X	у	Z			
0	0	0			
0	1	0			
1	0	0			
1	1	- 1			
	0	x y 0 0 0 0 1			

Negative Logik					
	X	у	Z		
0	1	1	1		
1	1	0	1		
2	0	1	1		
3	0	0	0		

- ✓ Wie werden logische Funktionen technisch realisiert?
- ✓ Was sind typische Logikgatter?
- ✓ Wie wird aus elektrischen Strömen diskrete Logik?
- □ Wie funktionieren Transistoren?








Schaltnotzo & Schaltwerko Getter

Transistoren

Halbleiten









schmalen leitenden n-Kanal öffnet



- Wie werden logische Funktionen technisch realisiert?
- ✓ Was sind typische Logikgatter?
- ✓ Wie wird aus elektrischen Strömen diskrete Logik?
- Wie funktionieren Transistoren?



Danke für Ihre Aufmerksamkeit!



Gatter Transistoren Halbleiter





http://www.magicbluesmoke.org