CUỘC THI DESIGN CHALLENGE 2026 – "AI FOR A SMARTER TOMORROW" • HCMUTE

THIẾT KẾ VI MẠCH SOC EDGE AI SIÊU TIẾT KIỆM NĂNG LƯỢNG CHO THỊ GIÁC MÁY TÍNH

DỰA TRÊN KIẾN TRÚC PULP VÀ SỐ HỌC LOGARITHMIC ZERO-DSP

Ultra-Low-Power RISC-V SoC with Logarithmic Hardware Processing Engine (LA-HWPE) for Real-Time Edge Vision

Tác giả: Nguyễn Văn Thực (MSSV: 24161421) | Lê Nhật Minh (MSSV: 24161316) | Khoa Điện – Điện Tử, Trường Đại học Sư phạm Kỹ thuật TP. Hồ Chí Minh (HCMUTE)

PULP
EDGE AI
100.0 MHz

TÀI NGUYÊN DSP48E1
0 DSP
100% Free (Thay bằng Log8)

THÔNG LƯỢNG SUY LUẬN
7,815 FPS
127.96 μs @ 100.0 MHz

NĂNG LƯỢNG TIÊU THỤ
8.32 μJ
Giảm 60× so với CPU Soft

CÔNG SUẤT TOÀN CHIP
65.0 mW
Dynamic chỉ 19.3 mW

DUNG LƯỢNG BRAM36
16 Khối
Tiết kiệm 41.7% (Bus 32-bit)

TIMING SIGN-OFF
+1.408 ns
WNS Slack MET @ 100 MHz

1. ĐẶT VẤN ĐỀ & NÚT THẮT SILICON EDGE AI

Thách thức Edge AI: Các thuật toán thị giác máy tính biên yêu cầu hàng triệu phép tính Multiply-Accumulate (MAC). Trên chip FPGA/ASIC, việc dùng nhân FP32 hoặc DSP cứng tiêu hao công suất lớn và độ trễ cao (1–2 giây như ở giải pháp CPU PyTorch thông thường).
Hạn chế phần mềm: Thiếu bộ tăng tốc phần cứng chuyên dụng dẫn đến hiện tượng nghẽn cổ chai bộ nhớ (*Memory Wall*) và lãng phí diện tích silicon.
Mục tiêu & Đề xuất: Thiết kế hoàn chỉnh vi mạch Edge AI SoC từ cấp độ RTL:

- Lõi vi xử lý RISC-V Mini-PULP 32-bit (RV32IMC).
- Bộ tăng tốc phần cứng chuyên dụng **LA-HWPE** 16 PEs song song.
- Đột phá số học Logarithm Mitchell: **Zero-DSP MAC**.
- Đóng gói trọng số Log8 tối ưu băng thông bus dữ liệu 32-bit.
- Hiện thực hóa trên FPGA Xilinx Artix-7 (xc7a100tcsg324-1).

2. ĐỘT PHÁ SỐ HỌC: MITCHELL LOG8 (ZERO-DSP)

Nguyên lý xấp xỉ Mitchell: Chuyển phép nhân tốn kém thành phép cộng số mũ trong miền logarithm nhị phân:

$$\log_2(A \times B) = \log_2(A) + \log_2(B) \approx (k_A + x_A) + (k_B + x_B)$$

Ưu điểm phần cứng vượt trội:

- **0 DSP48E1:** Thay thế hoàn toàn bộ nhân DSP 18x25-bit đắt đỏ bằng mạch cộng 8-bit và bộ dịch bit barrel shifter.
- Tiêu thụ chỉ **2–3 LUTs/bit**, tiết kiệm diện tích silicon cực đại.
- Sai số toán học chỉ $\approx 3.8\%$, hoàn toàn tự triệt tiêu trong mạng nơ-ron sâu nhờ khả năng tự thích ứng trọng số.


3. TỐI ƯU HÓA BĂNG THÔNG: LOG8 WEIGHT PACKING

Đóng gói 4 trọng số / từ nhớ 32-bit:

W3 [7:0]	W2 [7:0]	W1 [7:0]	W0 [7:0]

- Khai thác 100% băng thông bus 32-bit: Cấp 4 trọng số cho 4 PE trong cùng 1 chu kỳ xung nhịp.
- **Cắt giảm 41.7% BRAM:** Giảm từ 26 khối BRAM36 (bản Log12) xuống đúng **16 khối BRAM36**.

SƠ ĐỒ KHỐI HỆ THỐNG SOC & LA-HWPE




Hình 1: Kiến trúc Mini-PULP SoC tích hợp lõi RV32IMC, Bus AXI4/APB, TCDM 64KB và bộ tăng tốc ma trận LA-HWPE.

4. VI KIẾN TRÚC LA-HWPE (16 PEs PARALLEL)

Bộ đồng xử lý **LA-HWPE** (Logarithmic Hardware Processing Engine) được ghép nối trực tiếp vào không gian nhớ TCDM thông qua giao tiếp DMA băng thông cao:

- **Mảng 16 Processing Elements (PE):** Hoạt động song song hoàn toàn theo kiến trúc SIMD.
- **Circular Buffer & Zero-Overhead Loop:** Đảm bảo nạp dữ liệu liên tục không gây dừng vi điều khiển (0 stall cycles).
- Tích lũy 24-bit ngõ ra chống tràn số (*Overflow Prevention*).

DATAPATH CHI TIẾT PROCESSING ELEMENT




Hình 2: Vi kiến trúc datapath của PE với bộ cộng số mũ Logarithm, thanh ghi Pipeline Stage và bộ tích lũy 24-bit.

5. GIẢI PHÁP ĐỊNH THỜI: 2-STAGE MAC PIPELINE

Nút thắt Critical Path: Ở cấu trúc nguyên thủy, đường trễ tổ hợp đi từ Priority Encoder qua Barrel Shifter kéo dài 13.1 ns, giới hạn xung nhịp chip ở mức 75 MHz.
Kỹ thuật Pipeline Register: Chèn thanh ghi trung gian giữa pha tính toán số mũ (Log-Domain Add) và pha dịch bit khôi phục (Antilog Shift):

- Nâng tần số hoạt động từ 75 MHz lên **100.0 MHz** (+33.3%).
- **Timing Closure hoàn hảo:** Worst Negative Slack WNS đạt **+1.408 ns** (Setup Slack MET), WHS đạt **+0.052 ns** (Hold Slack MET).

PHÂN TÍCH ĐỊNH THỜI & DẠNG SÓNG PIPELINE



Hình 3: Giản đồ xung nhịp 100 MHz, thông lượng đạt 1 MAC/cycle trên mỗi PE với độ trễ nạp thanh ghi chỉ 1 chu kỳ.

6. TIỀN XỬ LÝ PHẦN CỨNG: CENTER-OF-MASS

Khắc phục sai lệch vị trí ngoài đời thực: Ảnh thực tế thường bị lệch tâm và biến dạng tỷ lệ. Nhóm thiết kế mạch tiền xử lý 4 giai đoạn ngay trên luồng nhận ảnh:

1. Xác định Bounding Box $[x_{\min}, x_{\max}, y_{\min}, y_{\max}]$.
2. Tính trọng tâm không gian: $\bar{x} = \frac{\sum x \cdot I(x,y)}{\sum I(x,y)}, \quad \bar{y} = \frac{\sum y \cdot I(x,y)}{\sum I(x,y)}$.
3. Tịnh tiến điểm $(\bar{x}, \bar{y})$ về đúng tâm hình học $(14.0, 14.0)$.
4. Chuẩn hóa kích thước 28×28 bảo toàn tỷ lệ khung hình.

Kết quả: Tăng độ chính xác suy luận thực tế từ 62% lên **94.2%**!


7. NGHIÊN CỨU TRIỆT TIÊU 4 GIAI ĐOẠN (ABLATION)

Bảng đối chiếu quá trình tiến hóa vi mạch qua 5 phiên bản công nghiệp:

Phiên bản	DSP	BRAM	Freq	Trễ	Năng lượng
v0 (CPU Soft)	0	18	50 MHz	5.08 ms	497.8 μJ
v1 (Exact INT8)	16	26	85 MHz	150.5 μs	21.82 μJ
v2 (Log12 SoC)	**0**	26	75 MHz	182.8 μs	14.07 μJ
v3 (Pipelined)	**0**	26	100 MHz	127.96 μs	10.49 μJ
v4 (Proposed)	**0**	**16**	**100 MHz**	**127.96 μs**	**8.32 μJ**

Kết quả đột phá: Phiên bản đề xuất v4 giảm **40.9%** năng lượng so với v2, nhanh hơn **39.7 lần** và tiết kiệm năng lượng **59.8 lần** so với CPU!

8. MA TRẬN NHẦM LẪN & MULTI-FREQUENCY SCALING



(a) Độ chính xác 94.2% (b) Scaling 25–100 MHz

Hình 4: (a) Ma trận nhầm lẫn chuẩn hóa; (b) Phân bố công suất tĩnh/động theo tần số.

9. THỰC NGHIỆM TRÊN NGUYÊN MẪU WEB GUI LIVE STREAMING



Hình 5: Demo thực tế nhận diện số viết tay truyền qua UART 115200: Hiển thị ma trận tiền xử lý Center-of-Mass, nhãn dự đoán (Digit 4, 7, 8), độ trễ 127.96 μs và tốc độ 7,815 FPS.

10. KẾT LUẬN & TIỀM NĂNG ỨNG DỤNG SILICON

Giá trị học thuật: Chứng minh thành công mô hình phần cứng số học Logarithmic Mitchell giải quyết triệt để nút thắt tài nguyên DSP48E1 trên Edge AI SoC mà không làm suy giảm độ chính xác nhận diện.
Tiềm năng ứng dụng công nghiệp:

- **Smart IoT Camera & Wearables:** Công suất 65 mW cho phép tích hợp trực tiếp vào thiết bị pin cúc áo hoặc cảm biến sinh học.
- **Autonomous Robotics:** Tốc độ 7,815 FPS đáp ứng thị giác máy tính cực nhanh cho Drone và robot công nghiệp.
- **Lộ trình tiếp theo:** Hiện thực hóa băng từ ASIC trên tiến trình TSMC 28nm/65nm, mở rộng tập lệnh vector RVV.

KHOA ĐIỆN – ĐIỆN TỬ, TRƯỜNG ĐẠI HỌC SƯ PHẠM KỸ THUẬT TP. HỒ CHÍ MINH (HCMUTE)
Phòng Thí Nghiệm Thiết Kế Vi Mạch & Hệ Thống Nhúng Thông Minh (VILAB) • Email: 24161421@student.hcmute.edu.vn
Mã nguồn & Báo cáo khoa học đóng gói chuẩn công nghiệp: `git clone pulp_edge_ai_soc.bundle` (Branches v0-v4, Full Sign-off Reports)

HCMUTE DESIGN CHALLENGE 2026
AI for a Smarter Tomorrow