

# 实验报告

**姓 名:** 刘焕新 **学 号:** 11331206

院系专业: 软件学院11级嵌入式软件系统开发与设计

**完成日期:** 2013 年12 月17日

实验题目: CPU Design

# 目录

<b>—</b> ,	实验	注目的	2
二、	实验	大容	2
三、	实验	<b>设计</b>	2
	(1)	操作集设计	2
	(2)	RTL 电路图	3
	(3)	模拟运行验证	4
四、	性能	分析	. 10
	(1) Ī	面积消耗	. 10
	(2)	功耗情况	.10
	(3)	延时情况	.10
五、	<b></b>	成相	11

## 一、实验目的

- 1、熟练掌握使用 verilog 语言开发技能。
- 2、熟练掌握流水线设计方法。
- 3、加深对 CPU 运作的了解。
- 4、掌握独立设计操作集并实现的能力

## 二、实验内容

在 Xilinx ISE 设计平台上完成简单 CPU 的设计,包括操作集的设计,流水线设计及简单的结果模拟验证等。

## 三、实验设计

### (1) 操作集设计

根据 PPT 给出的操作集进行设计,为每一个操作设计唯一的操作码,由于本次实验设计的操作集总共能够容纳 32 条操作指令,故自己添加以下五条操作指令:

分别是: INC, DEC, NOT, SRR, SLR, 由红色标识加以分辨。


每一条指令的详细描述由下表给出

	15	1	1	10	8	7 4	3 0				
上÷位比	OP cod			0pe	rand1	Operand2	Operand3				
十六位指 令格式	5 bit			3	bit	4 bit	4 bit				
令俗八				]	r1	r2	r3				
						val2(4bit)	val3(4bit)				
mnemonic	oper	oper	oper	op	operation						
IIIITellioitte	and1	and2	and3	code							
NOP *	NOP * 0					no operati	on				
HALT *				00001	halt						
LOAD *	r1	r2	val3	00010	gr[r1]<-m[r2+va13]						
STORE *	r1	r2	val3	00011	m[r2+val3]<-r1						
LDIH	r1	<sub>vo</sub> 19	<sub>vo</sub> 13	10000	r1<-r1+{	val2, val3, 0000_0000	)} (lower 8' b0 can be				
LDIII	11	vaiz	vais	10000	given with ADDI)						
ADD *	r1	r2	r3	01000	r1<-r2+r3						
ADDI	r1	val2	val3	01001	r1<-r1+{va12, va13}						
ADDC	r1	r2	r3	10001		r1<-r2+r3+	CF				
SUB	r1	r2	r3	10010	r1<-r2-r3						
SUBI	r1	val2	val3	10011	r1<-r1-{val2, val3}						
SUBC	r1	r2	r3	10100	r1<-r2-r3-CF						
INC	r1	r2		10101		r1<-r2+1					
DEC	r1	r2		10110		r1<-r2-1					
JUMP		val2	val3	11000		jump to {val2,	va13}				


JMPR	r1	val2	val3	11001	jump to r1+{val2, val3}					
BZ *	r1	val2	val3	11010	if ZF=1 branch to r1+{val2, val3}					
BNZ	r1	val2	val3	11011	if ZF=0 branch to r1+{val2, val3}					
BN *	r1	val2	val3	11100	if NF=1 branch to r1+{val2, val3}					
BNN	r1	val2	val3	11101	if NF=0 branch to r1+{val2, val3}					
BC	r1	va12	val3	11110	if CF=1 branch to r1+{val2, val3}					
BNC	r1	val2	val3	11111	if CF=0 branch to r1+{val2, val3}					
CMP *		r2	r3	01100	r2-r3; set CF, ZF and NF					
AND	r1	r2	r3	01101	r1<-r2 and r3					
OR	r1	r2	r3	01110	r1<-r2 or r3					
NOT	r1	r2		10111	r1<- not r2					
XOR	r1	r2	r3	01111	r1<-r2 xor r3					
SLL	r1	r2	val3	00100	r1<-r2 shift left logical (val3 bit shift)					
SRL	r1	r2	val3	00110	r1<-r2 shift right logical (val3 bit shift)					
SLA	r1	r2	va13	00101	r1<-r2 shift left arithmetical (val3 bit shift)					
SRA	r1	r2	va13	00111	r1<-r2 shift right arithmetical (val3 bit shift)					
SLR	r1	r2	val3	01010	r1<-r2 Cyclic left shift (val3 bit shift)					
SRR	r1	r2	va13	01011	r1<-r2 Cyclic right shift (val3 bit shift)					

## (2) RTL 电路图

总体概要电路图为:



内部结果电路图为:



### (3) 模拟运行验证

验证每一条指令的测试文件文件均上传 FTP,以下只列出验证结果指令验证: 左端为验证伪代码,右端为模拟运行结果

NOP, HALT, ADD 指令验证

LOAD 指令能够正确将数值加载,并且 ADD 指令能够正确将寄存器中的数值相加并赋值到指定寄存器 gr3。验证正确。

```
tregAtregBtregCtdat dd twiregCtgr0 tgr1 tgr2 tgr3 tgr4 tgr5 tgr6 tgr7
06 <mark>| 01000</mark>| 01100010010 ; 0000 ; 0000 ; 0000 ; 00 ; 0000 ; 0 ; 0000 ; 0000 ; 000 ab ; <mark>Be00</mark>; xxxx ; xx
08:00000000000000:0000:0000:3cal:00:0000:0:0000:0000:00ab:3c00:xxxx:xxxx:xxxx:xxxx:xxxx
Oa 00001 0000000000 : 0000 : 0000 : 0000 : 00 : 0000 : 0 : 0000 : 0 : 0000 : 00 ab : 3 c 0 0 (3 c al) : xxxx : xxxx : xxxx : xxxx : xxxx
ISim>
```

STORE 指令验证: 正确将 gr0 中的值赋给 m[gr1+val3]

LDIH 指令验证: 正确执行 gr1<-gr1+{val2, val3, 0000 0000}

ADDI 指令验证: 正确执行 r1<-r1+{val2, val3}

ADDC 指令验证: 正确执行 r1<-r2+r3+CF

SUB 指令验证: 正确执行 r1<-r2-r3

SUBI 指令验证: 正确执行 rl<-rl-{val2, val3}

SUBC 指令验证: 正确执行 r1<-r2-r3-CF

```
gr[1] <= 16'h0080
gr[2] <= 16'h0082
SUBC 3'b000, 4'b0001, 4'b0010
NOP
NOP
NOP
NOP
NOP
HALT

| Condense | Conde
```

INC 指令验证: 正确执行 r1<-r2+1

DEC 指令验证: 正确执行 r1<-r2-1

JUMP 指令验证: 正确执行 jump to {val2, val3}

JMPR 指令验证: 正确执行 jump to r1+{val2, val3}

```
gr[1] = 16'h0001
               tregAtregBtregCtdat dd twtregCtgr0 tgr1 tgr2 tgr3 tgr4 tgr5 tgr6 tgr7tcftzftnf
JMPR 3'b001, 4'b0010, 4'b0001
          NOP
          NOP
          BZ 指令验证: 正确执行 if ZF=1 branch to r1+{val2, val3}
gr[1] = 16'h0000
               tregAtregBtregCtdat dd twtregCtgr0 tgr1 tgr2 tgr3 tgr4 tgr5 tgr6 tgr7tcftzfinf
         BZ 3'b001, 4'b0000, 4'b0000
          03 1101000100000000; xxxx; 0000; 0000; 00:0000; 0:0000; xxxx; 0000; xxxx; xxxx; xxxx; xxxx; xxxx; xxxx; xxxx; xxxx; 0:11 0
NOP
```

BNZ 指令验证: 正确执行 if ZF=0 branch to r1+{val2, val3}

BN 指令验证: 正确执行 if NF=1 branch to r1+{val2, val3}

BNN 指令验证: 正确执行 if NF=0 branch to r1+{val2, val3}

BC 指令验证: 正确执行 if CF=1 branch to r1+{val2, val3}

BNC 指令验证: 正确执行 if CF=0 branch to r1+{val2, val3}

CMP 指令验证: 正确执行 r2-r3; set CF,ZF and NF

AND 指令验证: 正确执行 r1<-r2 and r3

OR 指令验证: 正确执行 r1<-r2 or r3

NOT 指令验证: 正确执行 r1<- not r2

XOR 指令验证: 正确执行 r1<-r2 xor r3

```
gr[1] = 16'h550f
gr[2] = 16'haa0f
XOR 3'b000, 4'b0001, 4'b0010
NOP
NOP
NOP
HALT

| Company | Com
```

SLL 指令验证: 正确执行 r1<-r2 shift left logical (val3 bit shift)

SRL 指令验证: 正确执行 r1<-r2 shift right logical (val3 bit shift)

#### SLA 指令验证: 正确执行 r1<-r2 shift left arithmetical (val3 bit shift)

SRA 指令验证: 正确执行 r1<-r2 shift right arithmetical (val3 bit shift)

SLR 指令验证: 正确执行 r1<-r2 Cyclic left shift (val3 bit shift)

SRR 指令验证: 正确执行 r1<-r2 Cyclic right shift (val3 bit shift)

总结: 综上,全部设计的 32 条指令均能够正确的执行。

## 四、性能分析

## (1) 面积消耗

Slice Logic Utilization:

Number of Slice Registers: 200 out of 18224 1% Number of Slice LUTs: 640 out of 9112 7%

从以上数据可以知道,本次实验共使用寄存器 200 个,LUT 单元 640 个。

## (2) 功耗情况

I:	On-Chip Power Summary											
I	On-Chip	1	Power	(mW)	I	Used	I	Available	1	Utilization	(%)	I
C	locks	1		0.02	I	3	I		I			i
L	ogic	1		0.00	1	576	I	9112	1		6	ı
5	ignals	1		0.00		723	1		1			1
I	0s	1		0.00	1	61	1	232	1		26	İ
I Q	uiescent	1	1	14.84	1		L		1			ı
I	otal	1	1	14.87	1		I		L			-

从功耗的情况来看,本次实验所用总功耗为14.87mW。

## (3) 时延情况

Clock clock to Pad:

Clock clock to Pad

Destination	Max (slowest) clk    (edge) to PAD	Process Corner		stest) clk  b) to PAD	Process Corner	  Internal Clock(s)	100	Clock   Phase
d_addr<0>	7.843(R)	SLOW	I	3.729(R)	FAST	clock_BUFGP	1	0.0001
d_addr<1>	8.224(R)	SLOW	1	3.927(R)	FAST	clock_BUFGP	1	0.0001
d_addr<2>	7.919(R)	SLOW	1	3.790(R)	FAST	clock_BUFGP	1	0.0001
d_addr<3>	7.880(R)	SLOW	1	3.783(R)	FAST	clock_BUFGP	1	0.0001
d_addr<4>	8.112(R)	SLOW	I .	3.878(R)	FAST	clock_BUFGP	1	0.0001
d_addr<5>	8.051(R)	SLOW	1	3.854(R)	FAST	clock_BUFGP	1	0.0001
d_addr<6>	7.654(R)	SLOW	1	3.628(R)	FAST	clock_BUFGP	1	0.0001
d addr<7>	7.884(R)	SLOW	1	3.735(R)	FAST	clock BUFGP	1	0.0001
d_dataout<0>	7.199(R)	SLOW	1	3.320(R)	FAST	clock_BUFGP	1	0.0001
d dataout<1>	7.303(R)	SLOW	1	3.388(R)	FAST	clock BUFGP	1	0.0001
d_dataout<2>	7.422(R)	SLOW	1	3.472 (R)	FAST	clock BUFGP	1	0.0001
d_dataout<3>	7.552(R)	SLOW	E	3.524(R)	FAST	clock_BUFGP	1	0.0001
d_dataout<4>	7.670(R)	SLOW	Î.	3.607(R)	FAST	clock BUFGP	1	0.0001
d_dataout<5>	7.489(R)	SLOW	1	3.473(R)	FAST	clock_BUFGP	1	0.0001
d dataout<6>	7.449(R)	SLOW	1	3.438(R)	FAST	clock BUFGP	1	0.0001
d_dataout<7>	7.571(R)	SLOW	1	3.551(R)	FAST	clock BUFGP	1	0.0001
d_dataout<8>	8.021(R)	SLOW	L	3.789(R)	FAST	clock_BUFGP	1	0.0001
d dataout<9>	7.748(R)	SLOW	1	3.593(R)	FAST	clock BUFGP	1	0.0001
d_dataout<10>	7.635(R)	SLOW	1	3.530(R)	FAST	clock_BUFGP	1	0.0001
d dataout<11>	7.614(R)	SLOW	I.	3.545(R)	FAST	clock BUFGP	1	0.0001
d_dataout<12>	7.503(R)	SLOW	1	3.504(R)	FAST	clock BUFGP	1	0.0001
d_dataout<13>	7.663(R)	SLOW	1	3.545(R)	FAST	clock_BUFGP	1	0.0001
d_dataout<14>	7.431(R)	SLOW	1	3.422(R)	FAST	clock_BUFGP	1	0.0001
d_dataout<15>	7.582(R)	SLOW	1	3.545(R)	FAST	clock_BUFGP	1	0.0001
d_we	7.424(R)	SLOW	1	3.484(R)	FAST	clock_BUFGP	1	0.0001
	+		-+			-+	+	

#### Setup/Hold to clock clock

	Max Setup to	Process	Max H	Hold to	Process	1	1	Clock
Source	clk (edge)	Corner	clk	(edge)	Corner	Internal Clock(s)	1	Phase
d_datain<0>	2.426(R)	SLOW	-1	L.342(R)	FAST	clock_BUFGP	1	0.000
d_datain<1>	2.587(R)	SLOW	-1	L.397(R)	FAST	clock_BUFGP	1	0.000
d_datain<2>	2.415(R)	SLOW	[ -2	L.303(R)	FAST	clock_BUFGP	1	0.000
d_datain<3>	2.242(R)	SLOW	[ -1	L.130(R)	FAST	clock_BUFGP	1	0.000
d_datain<4>	2.484(R)	SLOW	-1	L.391(R)	FAST	clock_BUFGP	1	0.000
d_datain<5>	2.351(R)	SLOW	-1	L.259(R)	FAST	clock_BUFGP	1	0.000
d_datain<6>	2.210(R)	SLOW	-1	L.209(R)	FAST	clock_BUFGP	1	0.000
d_datain<7>	2.153(R)	SLOW	-1	L.110(R)	FAST	clock_BUFGP	Ī	0.000
d_datain<8>	2.426(R)	SLOW	-1	L.236(R)	FAST	clock_BUFGP	1	0.000
d_datain<9>	2.536(R)	SLOW	-1	L.278(R)	FAST	clock_BUFGP	1	0.000
d_datain<10>	2.625(R)	SLOW	[ -2	L.399(R)	FAST	clock_BUFGP	1	0.000
d_datain<11>	1.684(R)	SLOW	[ -0	0.881(R)	FAST	clock_BUFGP	1	0.000
d datain<12>	1.924(R)	SLOW	1 -0	936(R)	FAST	clock BUFGP	1	0.000
d datain<13>	1.759(R)	SLOW	1 -0	0.815(R)	FAST	clock BUFGP	1	0.000
d datain<14>	1.865(R)	SLOW	1 -0	0.992 (R)	FAST	clock BUFGP	1	0.000
d datain<15>	2.136(R)	SLOW	1 -0	L.116(R)	FAST	clock BUFGP	Ī	0.000
enable	2.495(R)	SLOW	1 -0	L.005(R)	FAST	clock BUFGP	1	0.000
i_datain<0>	1.365(R)	SLOW	1 -0	0.627(R)	FAST	clock BUFGP	1	0.000
i_datain<1>	1.403(R)	SLOW	[ -0	0.693(R)	FAST	clock BUFGP	1	0.000
i_datain<2>	1.350(R)	SLOW	1 -0	0.668 (R)	FAST	clock BUFGP	1	0.000
i_datain<3>	1.305(R)	SLOW	1 -0	584 (R) I	FAST	clock BUFGP	1	0.000
i_datain<4>	1.197(R)	SLOW	1 -0	519(R)	SLOW	clock BUFGP	1	0.000
i_datain<5>	1.080(R)	SLOW	1 -0	0.443 (R)	SLOW	clock BUFGP	1	0.000
i_datain<6>	0.970(R)	SLOW	1 -0	300 (R) I	SLOW	clock BUFGP	I	0.000
i_datain<7>	1.131(R)	SLOW	1 -0	0.491 (R)	SLOW	clock BUFGP	1	0.000
i_datain<8>	0.853(R)	SLOW	1 -0	0.057(R)	SLOW	clock BUFGP	1	0.000
i_datain<9>	0.888(R)	SLOW	[ -0	).125(R)	SLOW	clock BUFGP	1	0.000
i_datain<10>	0.873(R)	SLOW	1 -0	0.079(R)	SLOW	clock BUFGP	1	0.000
i_datain<11>	2.274(R)	SLOW	1 -0	267 (R) I	SLOW	clock BUFGP	1	0.000
i_datain<12>	2.108(R)	SLOW	1 -0	585 (R) I	SLOW	clock BUFGP	1	0.000
i_datain<13>	1.622(R)	SLOW	1 -0	.439(R)	SLOW	clock_BUFGP	1	0.000
i_datain<14>	1.774(R)	SLOW	1 -0	284 (R) I	SLOW	clock_BUFGP	Ī	0.000
i_datain<15>	1.301(R)	SLOW	1 -0	.506(R)	SLOW	clock_BUFGP	1	0.000
reset	4.030(R)	SLOW	1 -0	).182(R)	SLOW	clock_BUFGP	1	0.000
start	1.925(R)	SLOW	1 -0	0.653(R)	FAST	clock BUFGP	I	0.000

## 五、实验感想

- 1、对流水线设计的方法及实现方法了解得更加清晰。
- 2、从底层了解简单 CPU 的工作原理并能够进行简单 CPU 的设计。
- 3、更加深入的了解操作集的有关知识。
- 4、提高了编写及调试 verilog 程序的能力。
- 5、学会在调试环境下利用\$display 及\$monitor 方法进行中间变量的追踪,提高了调试程序的效率。
- 6、学会在调试环境下进行设置时钟,之前的均是在 initial 模块中设置,本次实验利用 always 在 initial 模块之外设置。