# 4주차 2차시 조합논리회로


# [학습목표]

- 1. 1비트 비교기와 2비트 비교기를 각각 함수 간략화 할 수 있으며 구분할 수 있다.
- 2. 인코더와 디코더를 구분할 수 있다.

# 학습내용1 : 가감산기

# 1. 병렬 가감산기

- \* 병렬 가감산기 : 디지털 장치에서는 별도로 감산기를 사용하지 않고, 가산기에 게이트를 추가해 부호 선택신호로 뺄셈 연산을 수행함
- 4비트의 병렬 가산기 입력 B에 XOR 게이트를 추가함
- XOR 게이트에 입력되는 부호 선택 신호의 값이 0이면 덧셈 연산을 수행함
- XOR 게이트에 입력되는 부호 선택 신호의 값이 1이면 뺄셈 연산을 수행함



# 학습내용2 : 비교기

# 비교기 (Comparator)




# 두 2진수의 크기를 비교하는 회로

- \* 비교를 통해서 생성되는 결과 : A⟨B, A⟩B, A=B, A≠B의 4가지가 존재함
- 1. 1비트 비교기
- 1) 반가산기의 진리표

А	В	F <sub>1</sub> (A=B)	F <sub>2</sub> (A≠B)	F <sub>3</sub> (A>B)	F <sub>4</sub> (A <b)< th=""></b)<>
0	0	1	0	0	0
0	1	0	1	0	1
1	0	0	1	1	0
1	1	1	0	0	0

$$F_1 = \overline{X \oplus Y}, \quad F_2 = X \oplus Y, \quad F_3 = X \overline{Y}, \quad F_4 = \overline{XY}$$

# 2) 1비트 비교기의 논리회로




#### 2. 2비트 비교기


# 1) 2비트 비교기의 진리표

$A=A_1A_2$	B=B <sub>1</sub> B <sub>2</sub>	F <sub>1</sub> (A=B)	F <sub>2</sub> (A≠B)	F <sub>3</sub> (A>B)	F <sub>4</sub> (A <b)< th=""></b)<>
	00	1	0	0	0
00	01	0	1	0	1
00	10	0	1	0	1
	11	0	1	0	1
	00	0	1	1	0
01	01	1	0	0	0
01	10	0	1	0	1
	11	0	1	0	1


$A=A_1A_2$	B=B <sub>1</sub> B <sub>2</sub>	F <sub>1</sub> (A=B)	F <sub>2</sub> (A≠B)	F <sub>3</sub> (A>B)	F <sub>4</sub> (A <b)< th=""></b)<>
	00	0	1	1	0
10	01	0	1	1	0
10	10	1	0	0	0
	11	0	1	0	1
	00	0	1	1	0
1	01	0	1	1	0
11	10	0	1	1	0
	11	1	0	0	0

# 2) 2비트 비교기 함수 간략화





#### 3) 2비트 비교기의 논리회로



학습내용3 : 기타 조합 논리회로

1. 인코더와 디코더


# 인코딩(Encoding)

- 정보의형태나형식을 표준화,보안,처리속도 향상,저장공간절약등의 목적으로다른형태나 형식으로변환하는 방식으로,부호화라고도함
- 인코더는 변환장치

# 디코딩(Decoding)

- 인코딩된정보를 인코딩되기전으로 되돌리는처리 방식을 말함
- 복호기또는 디코더는 복호화를 수행하는 장치나회로

# 1) 디코더와 인코더의 관계도



#### 2. 인코더(Encoder)


〈외부에서 들어오는 임의의 신호를 부호화된 신호로 변환하여 컴퓨터 내부로 들여보내는 조합 논리회로〉

- 2<sup>n</sup>개의 입력신호로부터 n개의 출력신호를 만듦
- 오직 한 비트만이 1, 나머지 2<sup>n</sup>-1개의 비트는 0이 되는 입력 신호가 생성됨
- 활성화된 값 1이 몇 번째 위치의 비트인가를 파악해서 2진 정보로 출력함
- \* 8 x 3 인코더 : 8비트의 입력 D 중에서 활성화된 값 1의 위치에 따라서 3비트의 출력 B를 얻는 장치

## 1) 8 x 3 인코더 진리표

D <sub>7</sub>	D <sub>6</sub>	D <sub>5</sub>	D <sub>4</sub>	D <sub>3</sub>	D <sub>2</sub>	D <sub>1</sub>	D <sub>0</sub>	B <sub>2</sub>	B <sub>1</sub>	B <sub>0</sub>
0	0	0	0	0	0	0	1	0	0	0
0	0	0	0	0	0	1	0	0	0	1
0	0	0	0	0	1	0	0	0	1	0
0	0	0	0	1	0	0	0	0	1	1
0	0	0	1	0	0	0	0	1	0	0
0	0	1	0	0	0	0	0	1	0	1
0	1	0	0	0	0	0	0	1	1	0
1	0	0	0	0	0	0	0	1	1	1

## 2) 8 x 3 인코더 논리회로



# 3. 디코더(Decoder)


〈n비트의 이진 코드를 최대 2<sup>n</sup>가지의 정보로 바꿔주는 조합 논리회로〉

- 디코더는 다수의 입력신호로서 1개의 출력신호를 얻는 회로
- 디코더는 인코더 동작과 반대로 동작하는 회로
- \*  $3 \times 8$  디코더 : 3비트의 입력 C, B, A와 8비트의 출력 Y로 이루어지며, 3개의 입력들의 조합으로 8종류의 출력 중하나의 출력이 선택됨

#### 1) 8 x 3 디코더 진리표

С	В	A	Y <sub>7</sub>	Y <sub>6</sub>	Y <sub>5</sub>	Y <sub>4</sub>	Y <sub>3</sub>	Y <sub>2</sub>	Y <sub>1</sub>	Y <sub>0</sub>
0	0	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	1	0	0	0	0	0	0	1	0	0
0	1	1	0	0	0	0	1	0	0	0
1	0	0	0	0	0	1	0	0	0	0
1	0	1	0	0	1	0	0	0	0	0
1	1	0	0	1	0	0	0	0	0	0
1	1	1	1	0	0	0	0	0	0	0

# 2) 8 x 3 디코더 논리회로



# 4. 멀티플렉서와 디멀티플렉서


# 멀티플렉서

- Multiplexer
- 여러개의 입력 중 하나의 입력만을 출력에 전달해주는 조합 논리회로
- 선택신호에의해여러개의 입력중하나의입력만이 선택됨

# 디멀티플렉서

- Demultiplexer
- 한꺼번에들어온 여러신호중에서하나를 골라서출력하는장치

#### 1) 멀티플렉서와 디멀티플렉서의 관계



#### 5. 멀티플렉서

- 다중 입력 데이터를 단일 출력하므로 데이터 선택기(Data Selector)라고도 함
- N개의 입력이 있는 경우 log<sub>2</sub>N개 만큼의 선택 신호가 필요함


〈4개의 입력이 존재하는 4 x 1 멀티플렉서의 진리표, 논리회로, 논리기호〉

- 4개의 입력(Input 0 ~ Input 3)은 선택선(SO, S1)에 의해 입력선 중 하나만이 출력으로 전달됨


### 1) 입력이 4개인 멀티플랙서의 진리표

S <sub>0</sub>	S <sub>1</sub>	출력
0	0	입력 0
0	1	입력 1
1	0	입력 2
1	1	입력 3

#### 2) 4 x 1 멀티플렉서의 논리회로



#### 3) 4 x 1 멀티플렉서(MUX)의 논리기호



#### 6. 디멀티플렉서

- 멀티플렉서의 역기능을 수행하는 조합 논리 회로
- 선택선을 통해 여러 개의 출력선 중 하나의 출력선에만 출력을 전달


#### <1 x 4 디멀티플렉서의 진리표>

- 두 선택신호의 조합에 의해서 입력신호가 출력될 곳이 결정됨


#### 1) 1 x 4 멀티플렉서의 진리표

S <sub>0</sub>	S <sub>1</sub>	출력
0	0	입력 0
0	1	입력 1
1	0	입력 2
1	1	입력 3

# 2) 1 x 4 디멀티플렉서의 논리회로




#### 3) 1 x 4 디멀티플렉서(DEMUX)의 논리기호



#### 7. 패리티 검사기

\* 패리티 비트(parity bit): 데이터 전송과정에서 오류 검사를 위해서 추가한 비트




1) 3비트의 2진수에 대한 홀수 패리티 비트와 짝수 패리티 비트 진리표


3	8비트 입	력	홀수 패리티 비트	짝수 패리티 비트
Α	В	С	$P_o$	P <sub>E</sub>
0	0	0	1	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	0	1

#### 8. 짝수와 홀수 패리티 비트

- \* 짝수 패리티 발생기 : 짝수 패리티 발생기의 진리표를 통해서 부울 대식을표현하면 $P_E = A \oplus B \oplus C$
- \* 논리회로



- \* 홀수 패리티 발생기 : 홀수 패리티 발생기의 진리표를 통해서 부울 대식을표현하면 $P_E = \overline{A \oplus B \oplus C}$
- \* 논리회로



# [학습정리]

- 1. 가감산기는 가산기를 응용하여 제작할 수 있다.
- 2. 비교기와 디코더, 멀티플렉서 등은 조합 논리회로이다.
- 3. 조합 논리회로의 설계를 잘하기 위해서는 게이트 간소화 방법을 습득하여야 한다.