مهلت تمرین : شنبه ۱۱ اسفند ساعت ۵۵:۲۳ نام درس : معماری کامپیوتر شماره تمرین : تمرین اول

مدارهای زیر را با استفاده از زبان VHDL شبیه سازی کنید:

- 1) یک رجیستر ۸ بیتی که خصوصیات زیر را داشته باشد:
  - شیفت راست و چپ حسابی و منطقی
  - بارگذاری موازی ( parallel load)
    - ریست ناهمگام
- 2) یک T-flipflop و یک multiplexer پیاده سازی کنید و با متصل کردن آنها یک رجیستر ۴ بیتی با قابلیت شیفت راست و چپ و بارگذاری موازی و ریست ناهمگام بسازید . (پیاده سازی این تمرین حتما باید درسطح تجرید گیت باشد)

لطفاً توضيحات هر خط به صورت كامنت در كد نوشته شود.

موفق باشيد