دانشگاه صنعتی امیر کبیر (پلی تکنیک تهران)

دستور کار آزمایشگاه مدارهای منطقی

تهیه و تنظیم: گروه مدرسین آزمایشگاه


مهر ۱۳۹۶

آزمایش ۶

هدف: پیادهسازی مدار جمع کننده-تفریق کننده ۴بیتی به صورت ساختاری

۱- در گام نخست این آزمایش، هدف پیادهسازی مدار شکل ۱ است. این مدار دو بیت A و B را دریافت و بر اساس اینکه مقدار Cin صفر یا یک باشد، به صورت متناظر دو بیت را با یکدیگر جمع یا از یکدیگر تفریق می کند.

از دانشجویان انتظار میرود تا این مدار را با زبان Verilog بهصورت ساختاری توصیف کنند. توصیف مدار تمام جمع کننده ی این شکل نیز باید بهصورت ساختاری انجام پذیرد.




شکل ۱ مدار جمع کننده-تفریق کننده تک بیتی [1]

۲- در گام دوم این آزمایش لازم است تا دانشجویان مطابق شکل ۲ مدار جمع کننده-تفریق کننده چهار بیتی را با
 استفاده از مدار بخش اول توصیف کنند.

اکنون دانشجویان باید برای این مدار یک برنامه آزمون $^{\prime}$ نوشته و مدار را به ازای حداقل $^{\prime}$ حالت تفریق و $^{\prime}$ حالت جمع تست کنند.

[\] Testbench



شكل ۲ مدار جمع كننده-تفريق كننده چهار بيتى [1]

۳- در گام آخر این آزمایش لازم است دانشجویان مطابق مراحل ذکر شده در ضمیمه سوم، کد خود را سنتز کرده
 و آن را بر روی بورد FPGA بارگذاری کنند.


مرجع

[1] 8 10 2017. [Online]. Available: http://nptel.ac.in/courses/106103068/module02_alu/lecture_01/slides/slide17.htm.

آزمایش ۷

هدف: مقايسه دو عدد دو رقمي BCD

- ۱- در گام اول هدف مقایسه دو عدد تکرقمی BCD با یکدیگر است. برای این منظور ابتدا لازم است مقایسه کنندهای طراحی شود که دو عدد BCD را دریافت کرده، آن دو را با هم مقایسه و سپس خروجی مناسب را فعال کند (GT, Eq, LT). در صورتی که یکی از اعداد یا هردوی آنها BCD نبودند، خروجی خطا فعال می شود (Error).
- ۲- در گام دوم دانشجویان باید با نمونه گیری از مقایسه کننده بخش اول، برای مقایسه اعداد دو رقمی BCD یک مقایسه کننده طراحی کنند. خروجیهای این گام مطابق خروجیهای گام پیشین هستند. شکل ۳ شماتیک این مدار را نمایش می دهد.




شکل ۳ شماتیک مدار مقایسه کننده اعداد BCD دو رقمی

- $^{-}$ در گام سوم دانشجویان باید برنامه آزمونی بنویسند تا عملکرد مدار خود را برای حداقل 0 زوج ورودی مختلف تست کنند (مدار گام دوم).
- ۴- در گام نهایی دانشجویان باید بر اساس ضمیمه سوم، کد گام دوم خود را سنتز کرده و روی بورد FPGA بارگذاری کنند.


ضمیمه ۳

مراحل سنتز و بارگذاری کد توصیف سختافزاری روی FPGA


فاز اول: برنامه ریزی FPGA




شکل ۱ صفحه شروع کار با ابزار ISE




شکل ۲ ایجاد یک پروژه جدید




شکل ۳ تعیین ویژگی های FPGA




شکل ۴ ایجاد یک فایل برای entity




شکل ۵ تعیین نوع و نام فایل




شکل ۶ تعیین پورت های ورودی و خروجی




شکل ۷ خلاصه از ویژگی های فایل ایجاد شده



شکل ۸ لیست فایل های ایجاد شده



شکل ۹ افزودن فایل هایی که از قبل وجود دارند




شکل ۱۰ خلاصه ای از ویژگی های پروژه ایجاد شده


```
🌌 ISE Project Navigator - E:\projects\SampleRam\SampleRam.xise - [ram_8_4.vhd]
E Edit View Project Source Process Tools Window Help
 --use UNISIM.VComponents.all;
                                                                         28
     Sources for: Implementation
                                                                         29
                                                                E
N S
                                                                               entity ram 8_4 is

Port ( clk : in STD_LOGIC;
    write_enable : in STD_LOGIC;
    address : in STD_LOGIC VECTOR (2 downto 0);
    data_in : in STD_LOGIC_VECTOR (3 downto 0);
    data_out : out STD_LOGIC_VECTOR (3 downto 0));
end ram 8_4.
                                                                         30
         Hierarchy
     a
          5ampleRam
 xc3s400-5pq208
 ram_8_1 an 8_4 - Behavioral (ram_8_4.vhd)
    1
                                                                         32
                                                                         33
34
35
    00
1
     36
37
38
                                                                               end ram 8 4;
     architecture Behavioral of ram 8_4 is
type ram is array (0 to 7) of std_logic_vector(3 downto 0);
signal mem_1 : ram;
                                                                %
                                                                         39
40
41
                                                                %
                                                                34
                                                                         42
43
44
45
46
47
48
                                                                                    process (clk)
                                                                                       gin
if(rising_edge(clk)) then
if (write_enable = '1') then
    mem_1 (conv_integer(address)) <= data_in;
    data_out <= "ZZZZ";</pre>
     Processes: ram_8_4 - Behavioral
          Design Summary/F
Design Utilities
User Constraints
Synthesize - XST
Implement Design
Configure Target
                     Design Summary/Reports
     熨
                                                                         49
50
51
     PC.
                                                                                             else
                                                                                                  data_out<= mem_1 (conv_integer(address));
                                                                                             end if ;
                    Implement Design
Generate Programming File
                                                                         52
53
54
                                                                                        end if :
                                                                                    end process;
                     Configure Target Device
                    Undate Bitstream with Processor Data
                                                                         55
                                                                               end Behavioral;
                                                                         57
                                                                ram_8_4.vhd
                                                                                                                   Design Summary (out of date)
    Console
                                                                                                                                                                                      ↔ □ ♂ ×
                                                 HDL Compilation
        Compiling vhdl file "E:/projects/SampleRam/ram_8_4.vhd" in Library work.
     Console Errors Warnings
                                                                                                                                                                              Ln 48 Col 21 VHDL
```


شکل ۱۱ نوشتن کد طراحی




شکل ۱۲ منوی سنتز




شکل ۱۳ نتیجه سنتز




شكل ۱۴ منوى ایجاد فایل محدودیت (تعیین پورت های FPGA)




شكل ۱۵ تعيين نام فايل محدوديت




شکل ۱۶ ویژگی های فایل محدودیت ایجاد شده




شکل ۱۷ فایل محدودیت در منوی Hirearchy




شکل ۱۸ ویرایش فایل محدودیت به صورت متنی




شکل ۱۹ تعیین port های طرح بر روی FPGA




شکل ۲۰ ایجاد فایل برنامه ریزی




شکل ۲۱ اجرای نرم افزار IMPACT برای برنامه ریزی




شکل ۲۲ ابزار های شناخته شده




شکل ۲۳ تعیین فایل برنامه ریزی RAM موجود در روی بورد. (فعلا این مرحله را bypass می کنیم.)




شکل ۲۴ انتخاب فایل برنامه ریزی تولید شده در مرحله قبل




شکل ۲۵ نمایش ویژگی های برنامه ریزی ابزار



شکل ۲۶ برنامه ریزی FPGA




شکل ۲۷ تائید نهایی




شکل ۲۸ وضعیت برنامه ریزی


فاز دوم: برنامه ریزی RAM روی بورد




شكل ۲۹ منوى ايجاد فايل برنامه ريزي RAM




شکل ۳۰ هشدار مبنی بر ایجاد پروژه iMPACT جدید




شکل ۳۱ منوی ایجاد فایل برنامه ریزی در پنجره iMPACT




شکل ۳۲ گام اول ایجاد فایل برنامه ریزی




شکل ۳۳ گام دوم ایجاد فایل برنامه ریزی




شکل ۳۴ گام سوم ایجاد فایل برنامه ریزی




شکل ۳۵ جستجوی RAM های روی بورد توسط iMPACT




شکل ۳۶ انتخاب فایل برنامه ریزی FPGA برای برنامه ریزی شکل ۳۶




شکل ۳۷ هشدار مبنی بر افزودن فایل جدید




شكل ٣٨ نتيجه انتخاب فايل




شكل ٣٩ ايجاد موفقيت آميز فايل برنامه ريزي RAM




شکل ۴۰ تعیین فایل برنامه ریزی ram




شکل ۴۱ انتخاب فایل برنامه ریزی RAM




شكل ۴۲ انتخاب فايل برنامه ريزي FPGA



شکل ۴۳ ویژگی های برنامه ریزی دو ابزار



شکل ۴۴ برنامه ریزی RAM



شکل ۴۵ نتیجه موفقیت آمیز برنامه ریزی RAM