
Modelarea/simularea sumatorului binar de rang (sumatorul complet - full adder)

În ședința de laborator se va realiza proiectul modelării în Verilog al unui sumator binar complet, adică al unui sumator de rang (un *full-adder*).

Proiectul va fi supus apoi simulării cu aplicația ModelSim.

A). Schema logică bloc a sumatorului binar de rang



B). Tabelul de adevăr

A_K	B_K	C_{K-1}	C_{K}	S_K
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

C). Funcțiile de ieșire S_K și C_K deduse din tabelul de adevăr, sunt:

$$\begin{split} Sk &= \overline{A}_K \cdot \overline{B}_K \cdot C_{K-1} + \overline{A}_K \cdot B_K \cdot \overline{C}_{K-1} + A_K \cdot \overline{B}_K \cdot \overline{C}_{K-1} + A_K \cdot B_K \cdot C_{K-1} = \\ &= \left(\overline{A}_K \cdot \overline{B}_K + A_K \cdot B_K \right) \cdot C_{K-1} + \left(\overline{A}_K \cdot B_K + A_K \cdot \overline{B}_K \right) \cdot \overline{C}_{K-1} = \\ &= \left(\overline{A}_K \oplus B_K \right) \cdot \overline{C}_{K-1} + \left(A_K \oplus B_K \right) \cdot \overline{C}_{K-1} = \\ &= A_K \oplus B_K \oplus C_{K-1} \end{split}$$

$$\begin{split} C_k &= \overline{A}_K \cdot B_K \cdot C_{K-1} + A_K \cdot \overline{B}_K \cdot C_{K-1} + A_K \cdot B_K \cdot \overline{C}_{K-1} + A_K \cdot B_K \cdot C_{K-1} = \\ &= A_K \cdot B_K + A_K \cdot C_{K-1} + B_K \cdot C_{K-1} \end{split}$$


D). Schema logică structurală a sumatorului de rang

Schema de mai jos implementează cele două ecuații ale funcțiilor logice ale sumei și bitului de transport deduse mai sus.

Pentru implementarea funcției bitului de transport (notat *cout*), s-au utilizat trei porți AND cu 2 intrări și o poartă OR cu trei intrări iar pentru implemetarea funcției bitului sumă (notat *s*) s-a utilizat o poartă XOR cu 3 intrări. În ambele situații s-a recurs, din motive de simplificare a schemei, la utilizarea de porți OR și XOR cu trei intrări, știut fiind că aceste porți sunt fabricate doar cu două intrări; altfel ar fi fost necesare câte două porți OR și respectiv XOR.

În schemă, conexiunile interioare dintre porțile AND și poarta OR s-au notat cu etichetele w_1 , w_2 și w_3 . Aceste conexiuni vor fi reprezentate în modulul de modelare Verilog al sumatorului prin variabile de tipul **wire.**

Ecuațiile celor două funcții scrise cu operatori în limbaj Verilog, potrivit schemei de mai jos, sunt: $assign \ s = a \land b \land cin \$ și $assign \ cout = (a \& b) \mid (a \& cin) \mid (b \& cin) \$, sau altă variantă pentru cout $assign \ w1 = (a \& b), \ assign \ w2 = (a \& cin), \ assign \ w3 = (b \& cin), \ assign \ cout = w1 \mid w2 \mid w3$




Schema logică a sumatorului

E). Schema bloc a mediului de simulare

Pentru simularea sumatorului de rang implementat prin schema logică de mai sus, se va utiliza schema bloc a modelului TEST de mai jos. Acest bloc este alcătuit, la rândul lui, din blocul TB (Test Bench) al generatorului de stimuli și din blocul DUT (Device Under Test) al sumatorului.

Cele trei blocuri sunt modelate, fiecare, de modulele a căror cod Verilog este prezentat la punctul F: modulul *sumator* ce modelează sumatorul, modulul *test_bench_sumator* ce modelează generatorul de stimuli și modulul *test_sumator* ce modelează blocul ansamblu de testare.

Schema blocului TEST evidențiază și firele de conexiune pentru transmiterea semnalelor generate de blocul TB spre intrările blocului DUT. Blocul TEST are deci rolul de modelare a conexiunilor dintre primele două blocuri și totodată de evidențiere a semnalelor funcțiilor de ieșire *s* și *cout* ale sumatorului.



Schema bloc a modelului de simulare

F). Descrierea în cod Verilog a celor trei blocuri ale schemei de simulare

blocul DUT (Device Under Test) este descris în modulul botezat **sumator** de mai jos. Acest modul se va salva într-un fișier botezat **sumator.v** (cu același nume, dar cu extensia "v"). Modul reprezintă descrierea comportamentală a sumatorului binar de rang, potrivit schemei logice date mai sus.

```
module sumator(a, b, cin, s, cout); // nume modul si listare porturi
2
 3
      input a, b, cin; // declarare porturi de intrare
      output s, cout; // declarare a porturilor de iesire
      wire w1, w2, w3; //fire legaturi interne (iesiri porti AND-intrari poarta OR)
                       //fir legatura nelegat, introdus pentru testare valoare
      wire w4;
      assign w1 = (a & b);
      assign w2 = (a & cin);
10
      assign w3 = (b & cin);
11
      assign cout = (w1 | w2 | w3); //atribuire continua bitului de transport cout
12
                                     // atribuire continua bitului suma s
13
      assign s = (a ^ b ^ cin);
14
15
      endmodule // incheiere modul
```

Notă: pentru obținerea bitului sumă **s**-a admis, pentru simplificare, existența unei porți XOR cu 3 intrări. In realitate, porțile XOR sunt prevăzute cu doar 2 intrări de date. Dacă ar fi fost utilizate 2 porți XOR cu 2 intrări, expresia ar fi devenit $s = (a^b)^c$ in și deci ar fi necesitat evidențierea a încă unui fir de conexiune internă, anume cel purtător al semnalului rezultat din operația (a^b).

▶ blocul TB (Test Bench) este descris în modulul denumit test_bench_sumator. Acest modul se va salva într-un fișier denumit test_bench_sumator.v. Modulul conține decrierea funcționării generatorului de stimuli, generator care trimite toată gama de combinații de valori binare pentru testare la intrările a, b și cin ale modulului sumator. Modulul conține un ceas (clock) care cadențează seriile de stimuli expediate sumatorului și conține, de asemenea, un contor care contorizează numărul semnalelor de tact, oprind generarea de stimuli în momentul aplicării ultimei combinații de valori de 3 biti (111) sumatorului.

```
module test_bench_sumator (a, b, cin); //numele modulului si listare porturi
 2
 3
       parameter per = 5; // declararea constantei per drept parametru, atribuita cu valoarea 5
 4
 5
       output a, b, cin; // declarare porturi de iesire din generatorul de stimuli
 6
 7
       reg [2:0] counter; // declararea tipului si dimensiunii variabilei interne counter
 8
                         // declararea tipului variabilei clk pentru semnalul de ceas
 9
10
       initial
                       //instructiune procedurala; blocul begin-end se executa o singura data
11
         begin
                       // inceputul blocului de atribuiri ale lui initial
          clk = 0;
                   // se initializeaza ceasul
12
          counter = 0; // se initializeaza contorul
13
                        // sfarsitul blocului de atribuiri ale lui initial
14
         end
15
       always @(posedge clk) // instruct. proced. always, sensibila la fronturile pozitive de ceas
16
17
         if (counter == {3{1'b1}}) //daca counter devine 111, se trece la executia task-ului $stop
18
           $stop; // se opreste procedura de simulare si comanda trece interactiv user-ului
                                 // altfel, se trece la
19
         else
           counter = counter + 1; // incrementarea cu 1 a variabilei counter
20
21
22
                 = counter[2]; //asignere a cu valoarea bitului de rang 2 al lui counter
23
       assign b = counter[1]; //asignere b cu valoarea bitului de rang 1 al lui counter
24
       assign cin = counter[0]; //asignere cin cu valoare bitului de rang 0 al lui counter
25
26
27
        #per clk = !clk; // comutare semnal de ceas,la intervale de 5 unitati timp
28
29
                 // incheiere corp modul
```

▶ blocul TEST este descris în modulul denumit test_sumator, care se va salva într-un fişier denumit test_sumator.v. Acest modul realizează instanţierea într-un singur proiect a celor două module descrise mai sus şi descrierea conexiunilor necesare transmiterii semnalelor între cele două instanţe TB şi DUT. De asemenea, defineşte porturile .s şi .cout ale blocului TEST destinate vizualizării funcţiilor de ieşire (sumă şi transport).

```
module test sumator(); // numele modulului. Nu exista lista de porturi.
 2
 3
      parameter per = 5; // asignere a parametrului per cu 5 unitati de timp
 4
 5
      //wire a, b, cin, s, cout; //nu e necesara declararea tipului de date.
 6
 7
      test bench sumator # (per) TB // citarea instantei TB a modulului test bench sumator
 8
                   // notatia se citeste: .a = portul a, (a) = firul a, ale modulului
          (.a(a),
 9
                    // notatia se citeste: .b = portul b, (b) = firul b, ale modulului
10
           .cin(cin) // notatia se citeste: .cin = portul cin, (cin) = firul cin, ale modulului
11
12
13
      sumator DUT
                       // citarea instantei DUT a modulului sumator
                         // notatia se citeste: .a = portul a, (a) = firul a, ale modulului
14
          (.a(a),
                        // notatia se citeste: .b = portul b, (b) = firul b, ale modulului
15
           .b(b),
16
           .cin(cin),
                        // notatia se citeste: .cin = portul cin, (cin) = firul cin, ale modulului
17
           .3(3),
                        // notatia se citeste: .s = portul s, (s) = firul s, ale modulului
18
           .cout(cout) // notatia se citeste: .cout = portul cout, (cout) = firul cout, ale modulului
19
          );
20
      endmodule
```

Diagrama *wave* a simulării sumatorului de rang modelat și lista *list* cu evoluția în timp a valorilor semnalelor la comanda semnalului de ceas sunt prezentate în imaginile de mai jos:




Diagrama de simulare wave a semnalelor de intrare și de ieșire ale sumatorului de rang, modelat

ps-de	lta-	a	b-c	in-	3-40	out-	v1-,	w2- 4 1	w3- ,	w4 ⊸ , 0	clk⊸cou	nter-
0	+0	StX	StX	StX	StX	StX	StX	StX	StX	HiZ	0	000
0	+1	St0	StO	StO	StX	StX	StX	StX	StX	HiZ	0	000
0	+2	St0	StO	StO	StO	StX	St0	StO	St0	HiZ	0	000
0	+3	StO	StO	StO	StO	StO	StO	StO	St0	HiZ	0	000
5	+0	StO	StO	StO	StO	StO	St0	StO	StO	HiZ	1	001
5	+1	St0	StO	St1	StO	StO	StO	StO	St0	HiZ	1	001
5	+2	StO	StO	St1	St1	StO	StO	StO	St0	HiZ	1	001
10	+0	St0	StO	St1	St1	StO	St0	StO	St0	HiZ	0	001
15	+0	StO	StO	St1	St1	StO	St0	StO	St0	HiZ	1	010
15	+1	St0	St1	StO	St1	StO	St0	Sto	St0	HiZ	1	010
20		St0		StO	St1	StO	St0	Sto	St0	HiZ	0	010
25	+0	St0	St1	StO	St1	StO	St0	St0	St0	HiZ	1	011
25	+1	St0	St1	St1	St1	StO	St0	St0	St0	HiZ	1	011
25	+2	St0	St1	St1	St0	StO	St0	StO	St1	HiZ	1	011
25	+3	St0	St1	St1	St0	St1	St0	St0	St1	HiZ	1	011
30	+0	St0	St1	St1	StO	St1	St0	StO	St1	HiZ	0	011
35	+0	St0	St1	St1	St0	St1	St0	St0	St1	HiZ	1	100
35	+1	St1	StO	StO	St0	St1	St0	St0	St1	HiZ	1	100
35	+2	St1	StO	StO	St1	St1	St0	StO	StO	HiZ	1	100
35		St1		StO	St1	StO	St0	StO	St0	HiZ	1	100
40	+0	St1	St0	StO	St1	StO	St0	StO	St0	HiZ	0	100
45	+0	St1	StO	St0	St1	StO	St0	StO	St0	HiZ	1	101
45		St1		St1					St0		1	101
45	+2	St1	StO	St1	StO	StO	St0	St1	St0	HiZ	1	101
45	+3	St1	St0	St1	St0	St1	St0	St1	St0	HiZ	1	101
50		St1			St0				St0		0	101
55		St1			St0				St0		1	110
55	+1	St1			St0				St0		1	110
55	+2	St1	St1	StO	St0	St1	St1	Sto	St0	HiZ	1	110
60	+0	St1			StO				St0		0	110
65	+0	St1			St0				St0		1	111
65	+1	St1	St1	St1	St0	St1	St1	StO	St0	HiZ	1	111
65		St1			St1				St1		1	111
70		St1			St1				St1		0	111
75	+0	St1	St1	St1	St1	St1	St1	St1	St1	HiZ	1	111

Lista *list* de simulare a sumatorului de rang modelat, cu evoluția în timp a valorilor semnalelor de intrare și de ieșire

Întocmit, Coordonator lucr. lab. CLP, ing. Hurubeanu Ștefan Valeriu