Modelarea şi simularea latch-ului şi bistabilului tip D

Diferenţa dintre cele două circuite se datorează modului lor diferit de funcţionare. Astfel, latch-ul este caracterizat de comutarea sa doar pe palierul semnalului de autorizare (pe *High* sau pe *Low*), în vreme ce bistabilul tip D comută doar pe frontul pozitiv al semnalului de clock.

Denumirea de latch provine din faptul că prin comanda *enable* circuitul poate fi "zăvorât" fie în starea "sus", caz în care ieșirea $q_{latch} = 1$, fie în starea "jos", caz în care $q_{latch} = 0$.

a) **Schema bloc** a unui *latch tip D* activ pe palierul de "1" al semnalului **enable** (de autorizare) este prezentată mai jos, unde d este intrarea de date iar q_l latch ieșirea de date.

```
latch
d q_latch
enable
```

b) **Tabelul de adevăr** reflectă comportamentul latch-ului: când **enable** ia valoarea 1, valoarea semnalului aplicat la intrarea **d** este copiată la ieşirea **q_latch** a latch-ului, altfel valoarea ieşrii rămâne neschimbată.

enable	Q
0	Q
1	D

c) Codul verilog implementat pentru modelarea latch-ului de tip D

Latch-ul tip D destinat simulării a fost denumit generic **DUT** (Device Under Test). Descrierea modulului său în cod Verilog este prezentată mai jos. Modulul reprezintă o descriere comportamentală. Numele **latch** de identificator al modulului este şi numele fişierului **latch.v** (cu extensia "v") în care acesta va fi salvat pe disc (procedeu recomandat dar nu şi obligatoriu).

```
module latch (d, enable, q_latch);

input d, enable;
output q_latch;

reg q_latch;

always @ (d or enable)
if (enable)

//begin
q_latch <= d;
//end
endmodule</pre>
```

Din procedura de simulare a fost extrasă diagrama prezentată în pagina următoare. Diagrama pune în evidență funcționarea latch-ului modelat cu modulul *latch* descris mai sus.




Diagrama simulării latch-ului tip D

d) Schema bloc a *bistabilului tip D*, activ pe frontul pozitiv al semnalului *clk* (de ceas):

e) **Tabelul de adevăr** descrie comportamentul bistabilului de tip D: pe frontul pozitiv al semnalului *clk* de ceas, valoarea prezentă pe intrarea *d* este transferată la ieşirea *q*, adică ieşirea bistabilului stochează (memorează) valoarea prezentă la intrare. Pe palierul semnalului de clock nu are loc acest transfer, q post-tact fiind același cu q ante-tact.

clk	q + (post-tact)
pe palier (0 sau 1)	q (ante-tact)
front +	d

f) Codul verilog scris pentru modelarea bistabilului de tip D

Bistabilul tip D (*Device Under Test -DUT*) este descris în modulul *cbb_d*. Acest modul reprezintă descrierea comportamentală a bistabilului şi se va salva în fişierul *cbb_d.v.* Bistabilul prezintă intrările *d* şi *clk* şi ieşirile q şi qn (pentru q negat).

```
module cbb d (d, clk, q, qn);
2
      input d, clk;
 3
      output q, qn;
 5
      reg q, qn;
 6
 7
      always @(posedge clk)
8
        begin
9
           q <= d;
10
           qn <= ~d;
11
12
        endmodule
```

Din procedura de simulare a fost extrasă diagrama de mai jos. Această diagramă evidenţiază funcţionarea circuitului basculant bistabil tip D descris în modulul *cbb_d*.




Diagrama simulării unui CBB tip D

g) Codul Verilog scris pentru modelarea generatorului de stimuli TestBench (TB)

Pentru generarea stimulilor necesari testării, anume *d* (date) și *clk* (ceas) sau *enable* (autorizare latch) s-a creat modulul denumit *test_bench* prezentat mai jos. Blocul acestui generator de stimuli a fost denumit generic TestBench (TB). Conţinutul modulului se va salva într-un fişier denumit *test_bench.v* (sub acelaş nume cu cel al modulului).

```
module test bench (d, clk);
      output d, clk;
 2
 3
 4
      reg d, clk;
 5
 6
       initial
 7
        begin
 8
            clk = 0;
                        //initializare semnal clk de clock
              d = 0;
 9
                        //initializare semnal d intrare date
10
            #8
                 d = 1; //intarziere cu 8 unitati timp a asignerii d=1
11
                 d = 0; //intarziere cu 8+14= 22 unitati timp
12
                 d = 1;//intarziere cu 22+27= 49 unitati timp
13
                 d = 0; //intarziere cu 49+3= 52 unitati timp
            #3
14
                 d = 1; //intarziere cu 52+2= 54 unitati timp
15
            #32 d = 0; //intarziere cu 54+32= 86 unitati timp
16
            #1 $stop;
17
        end
18
       always #5 clk = ~clk; //comutare clock tot la 5 unitati de timp
19
20
      endmodule
```


h) Simularea concomitentă a latch-ului tip D si a bistabilului tip D

Diagrama de simulare ce va fi ridicată, în laborator, folosind programul ModelSim permite realizarea unei comparaţii între modul de funcţionare al latch-ului tip D şi cel al bistabilului de tip D. Din acest motiv s-a folosit instanţierea ambelor module comportamentale (*latch* şi *cbb d*) in acelaşi modul (*test*) de testare.


În modulul **test** (salvat sub numele **test.v**) a fost instanţiat şi modulul generatorului de stimuli **test_bench**. Modulul **test** este o descriere structurală a conexiunilor dintre cele trei module (**latch**, **cbb_d** şi **test_bench**) instanţiate. Instanţele celor trei module au fost

botezate DUT_latch, DUT_cbb şi respectiv TB. După fiecare instanţă sunt înscrise, între paranteze, grupurile .port(conductor), unde port (precedat de un punct) este numele unui port al modulului instanţiat iar conductor este numele conductorului la care se leagă portul respectiv. Conductoarele de legătură sunt declarate în declaraţia wire a modulului test.


```
1    module test ();
2    wire d, clk, qb, qbn, q_latch;
3
4    test_bench TB (.d(d), .clk(clk));
5    latch DUT_latch (.d(d), .enable(clk), .q_latch(q_latch));
6    cbb_d DUT_cbb (.d(d), .clk(clk), .q(qb), .qn(qbn));
7
8    endmodule
```



Schema bloc a conexiunilor dintre componentele modelate



Digrama semnalelor extrasă din panoul wave al programului ModelSim folosit la simulare



Lista semnalelor extrasă din panoul list al programului de simulare ModelSim

În lista *list* de mai sus se observă evoluţia valorilor semnalelor de intrare şi de ieşire pe parcursul duratei de 88 ns a procesului de simulare. Unitatea de timp utilizată în acest caz de simulator este ns (nano-secunda).

Se poate observa că semnalul *clk* schimbă de stare din 5 în 5 unități de timp (conform comenzii de comutare #5 clk <= ~clk). La fiecare tranziție a *clk* din 0 în 1 (de front crescător), starea intrării *d* a bistabilului este copiată la ieșirea *q* a acestuia.

În cazul lach-ului, câtă vreme **enable** este pe palierul High (1 logic), ieşirea **q_latch** copiază valoarea prezentă la intrarea **d.**

Întocmit, Coordonator lucr. laborator Ing. Hurubeanu Ștefan Valeriu

Braşov, 20 Martie 2011