Hazardul combinațional și simularea acestuia în ModelSim

Circuitele logice combinaţionale (CLC) sunt circuite logice fără memorie, adică independente de propriile lor stări de ieşire anterioare. Ele sunt caracterizate de faptul că semnalele de ieşire sunt rezultatul doar al operaţiilor logice între semnalele lor de intrare.

Independenţa faţă de timp a relaţiei care se stabileşte între ieşirea unui circuit logic combinaţional şi intrările sale poate fi dedusă din răspunsul, independent faţă de timp, produs la ieşirea circuitului logic ca urmare a modificării stărilor logice de pe intrările acestuia.

Un CLC poate fi constituit dintr-un ansamblu de porţi logice elementare interconectate între ele în diverse moduri. Datele de intrare, în timpul procesării lor, pot parcurge în drumul lor către ieşire mai multe căi, ce pot avea un număr diferit de porţi. Din acest motiv, efectul modificării valorii logice a intrărilor se propagă către ieşire pe durate de timp diferite. O astfel de durată este egală cu timpul t de propagare printr-o poartă (pentru simplificare, aproximat egal pentru toate porţile unei căi) multiplicat cu numărul t de porţi parcuse de semnal pe calea respectivă.

Presupunând că cea mai scurtă cale intrare-ieşire parcurge \boldsymbol{p} porți, iar cea mai lungă \boldsymbol{P} porți, înseamnă că semnalul la ieşire va începe să se modifice după un interval de timp $p \cdot t$ dela momentul modificării semnalului pe intrare și se va stabiliza în intervalul de timp $P \cdot t$.

În intervalul $(P-p) \cdot t$, semnalul de ieşire va înregista valori neconforme cu rezultatul aşteptat. Acest efect a fost denumit *hazard combinaţional* sau *hazard logic*.

Eliminarea hazardului logic poate fi posibilă fie printr-o proiectare riguroasă care să asigure întârzieri egale pe toate căile dintre intrare şi ieşire, fie prin citirea informaţiilor la ieşirea circuitului abia după încheierea duratei $(P-p) \cdot t$ de desfăşurare a efectului de hazard.

Pe durata unui efect de hazard combinaţional, forma undelor semnalelor afişate la simularea cu *ModelSim* se aseamănă cu nişte ţepi (spikes). Mai jos, în figura 1, este prezentat un exemplu de hazard oferit de circuitul realizat cu o poartă de tipul AND cu două intrări şi un inversor:

c) Schema logică




Fig. 1 Circuit combinaţional capabil de hazard

c) Codul Verilog

Pentru a simula funcţionarea circuitului de mai sus, se creează fişierele text *hazard.v*, *test_bench.v* și *test.v* ce conţin câte un modul cu acelaşi nume.

fişierul hazard.v, conţine codul Verilog ce modelează circuitul logic din figura 1.

```
module hazard (in, out);
2
      input in:
3
      output out;
4
      reg out, not in;
6
      always @(in or not_in) //lista senzitiva supravegheaza semnalele in si not_in
7
8
        out <= in & not_in; //out este evaluat la fiecare nou in si la fiecare nou not_in.
9
        not in <= ~ in; //aici not in este ulterior lui not in utilizat in atribuirea lui out.
10
    endmodule
```

Observaţie: la schimbarea de stare a intrării *in*, ieşirea *not_in* a inversorului cunoaşte două stări: una prezentă (în momentul modificării lui *in*) şi alta zisă următoare (după propagarea prin inversor a modificării lui *in*).

fişierul test_bench.v, destinat generării stimulului de testare, botezat in

```
module test bench (in);
2
        output in;
3
        reg in;
4
        initial
5
          begin
           in = 1'b0; // la momentul de start, semnalul <in> este asignat cu 0 binar
6
7
           repeat (4)
             in = #5 ~ in; // schimbarea starii lui <in> se repeta de 4 de ori, din 5 in 5 u.t.
9
          end
10
      endmodule
```

fișierul test.v, care realizează interconexiunile între instanțele celor două module:

```
1  module test();
2  wire in, out;
3  test_bench TB (.in(in));
4  hazard DUT (.in(in), .out(out));
5  endmodule
```

Conform principiului contradicţiei din logica booleeană, ieşirea **out** a porţii AND ar trebui să fie mereu 0, întrucât întotdeauna expresia $in \cdot in = 0$. Datorită însă efectului de hazard, în momentul în care **in** trece pe 1, **not_in** nu devine imediat 0 ci păstrează încă valoarea 1 anterioara şi deci ieşirea **out** nu este 0 ci este egală cu $1 \cdot 1 = 1$ pentru o perioadă scurtă de timp (perioada de *glitch*).

c) Diagrama obținută la simulare în ModelSim





Cele două diagrame *wave* de mai sus corespund variantei de modul *hazard.v* lipsit de o întârziere introdusă în linia de cod care execută atribuirea semnalului *not in.*

În prima diagramă, se observă **spikes**-urile din momentele producerii **glitch**-urilor de hazard. În cea de-a doua diagramă, în care opțiunea **Expand Time > Deltas Mode** din meniul **Wave** este activată (opțiune existentă în ModelSim vers. 6.4a), se văd evidențiate glitch-urile (în locurile de apariție a spikes-urilor) datorită expandării artificiale de către program a timpilor de afișare.

Diagrama *wave* următoare corespunde variantei de modul *hazard.v* în care s-a prevăzut un *delay* #1 în linia de cod respectivă, egal cu valoarea apreciată pentru timpul de propagare prin inversor. Durata glich-urilor este egală cu timpul de propagare al semnalului prin inversor.

fişierul hazard.v, variantă de modul ce introduce delay-ul 1# in evaluarea lui not_in.

```
module hazard (in, out);
 2
         input in;
 3
         output out;
 4
         reg out, not in;
 5
 6
         always @(in or not in)
 7
          begin
 8
            out <= in & not in;
            not in <= #2 ~in;
 9
10
           end
11
       endmodule
    out
            1
             18 ps
                                                12 ps
                                                           16 ps
                                      8 ps
      ırsor 3
             6 ps
0 ps to 25 ps
                            Now: 18 ps Delta: 0
```

⊞ list				
ps,delta,		in-not	_in-vout	-•
0	+0	StX	х	x
0	+1	St0	X	0
2	+0	St0	1	0
5	+1	St1	1	1
7	+0	St1	0	0
10	+1	St0	0	0
12	+0	St0	1	0
15	+1	St1	1	1
17	+0	St1	0	0

Modelarea registrelor și simularea în ModelSim

1. Registrul serie

Registrul serie, prezentat în figura 2, este format din 4 bistabili de tip D, cu deplasare la dreapta.




Figura 2. Schema bloc a unui registru serie cu deplasare stânga-dreapta

În timpul funcţionării, bistabilele tip D ale registrului se încarcă fiecare, pe frontul crescător (pozitiv) al tactului de ceas, cu informaţia prezentă pe intrarea lor D. La primul tact, bitul d_0 prezent la intrarea D a primului bistabil din stânga este încărcat la ieşirea Q a acestuia. La următorul tact, bitul d_0 prezent acum pe firul q_3 se încarcă în bistabilul următor fiind deci prezent pe firul q_2 în vreme ce pe firul q_3 apare bitul d_1 ş.a.m.d. Întregul cuvând este încărcat în registru la al 4-lea front de tact. La următoarele tacte, biţii cuvântului se deplasează în continuare, pas cu pas (bistabil cu bistabil) spre dreapta, astfel că la al 8-lea tact registrul este golit de cuvânt, aflat acum cu toate bistabilele trecute pe 0. Deplasarea informaţiei în registru a dat acestor registre serie şi denumirea de registre cu deplasare (*shift registers*). Deplasarea poate fi posibilă (funcţie de construcţia registrului) fie doar într-o direcţie, fie în ambele direcţii.

Registrele de deplasare serie sunt utilizate drept memorii cu acces serial (SAR - Serial Acces Register). Ele sunt construite pentru un număr mare de biţi; cu toate acestea, numărul mare de celule de memorie nu prezintă nici un fel de implicaţii asupra numărului de conexiuni externe ale circuitului integrat.

Ca exemplu, se prezintă modelarea unui *registru serie de 4 biţi, cu deplasare la dreapta* (v. schemele bloc din fig. 3 şi 4).

Registrul este alcătuit din 4 bistabile tip D legate serial între ele prin firele notate cu $\mathbf{q_3}$, $\mathbf{q_2}$, $\mathbf{q_1}$. Firul de intrare **shiftin** în registru e legat la pinul \mathbf{d} al primului bistabil (G_3) iar firul **shiftout** de ieşire din registru este legat la firul $\mathbf{q_0}$ de ieşire al ultimului bistabil (G_0). Cuvântul ales pentru încărcare în registru a fost denumit **wordin** = **1011** iar cuvântul descărcat din registru este denumit **wordout**.

a) Schema bloc (v. fig. 3)




Figura 3 - Schema conexiunilor dintre blocul TB (Test Bench- generatorul de stimuli) și blocul DUT (Device Under Test) al registrului serie. Conexiunile interioare ale blocului DUT sunt structurate în corpul modulului test_sreg.




Figura 4. Schema blocului denumit DUT al registrului serie de 4 biţi, cu deplasare la dreapta, cu cele 4 bistabile tip D notate G₃, G₂, G₁, G₀,

b) Codul Verilog

Modelarea bistabilului tip D (ce face parte din componența registrului), fisierul dff.v

```
module dff (q, d, ck); // device flip-flop, de tip d
input d, ck; // porturi de intrare, de 1 bit
output q; // port de iesire, de 1 bit
reg q; // iesirea q declarata de tip registru
always @(posedge ck)
q = d; // atribuirea se efectueaza pe frontul poz. de tact
endmodule
```


Modelarea registrului serial compus din 4 bistabile tip D, fisierul sreg4b.v

```
module sreg4b (shiftout, shiftin, clk);
input shiftin, clk;
output shiftout;

wire q3, q2, q1, q0;
reg[3:0] wordout;
reg[3:0] counter;


dff G3 (.d(shiftin), .ck(clk), .q(q3));
dff G2 (.d(q3), .ck(clk), .q(q2));
dff G1 (.d(q2), .ck(clk), .q(q1));
dff G0 (.d(q1), .ck(clk), .q(shiftout));
```

```
assign q0 = shiftout; //pentru a face posibila afisarea q0
        initial counter = 0:
        always @(posedge clk)
        begin
          if (counter == 4'b1000)
               $stop; //se opreste simularea la al 8-lea tact clock
          else
          begin
            if (counter == 4'b0100) wordout[0] = shiftout;
            if (counter == 4'b0101) wordout[1] = shiftout;
            if (counter == 4'b0110) wordout[2] = shiftout;
            if (counter == 4'b0111) wordout[3] = shiftout;
            counter = counter + 1; //la fiecare front pozitiv clock
          end
        end
       endmodule
Modelarea test bench-ului generator de stimuli, fișierul test_bench_sreg.v:
module test_bench_sreg (d, clk); //d,clk sunt stimulii generati
output d, clk;
reg d, clk;
reg wordin[3:0]; //wordin este cuvantul ce se incarca in registru
initial //se seteaza compozitia cuvantului wordin
begin
 wordin[3]=1;//asignere bit wordin[3] destinat incarcarii in registru
 wordin[2]=0;//asignere bit wordin[2] destinat incarcarii in registru
 wordin[1]=1;//asignere bit wordin[1] destinat incarcarii in registru
 wordin[0]=1;//asignere bit wordin[0] destinat incarcarii in registru
 clk = 1'b0; // se pozitioneaza pe zero semnalul clock
end
always #5 clk <= ~clk; //clock-ul este comutat tot la 5 u.t.
initial //sunt expediati succesiv bitii cuvantului spre registru
begin
 d <= #4 wordin[0]; // se aplica wordin[0]=1 la intrarea registrului
 d <= #14 wordin[1]; // se aplica wordin[1]=1 la intrarea registrului
 d <= #24 wordin[2]; // se aplica wordin[2]=0 la intrarea registrului
 d <= #34 wordin[3]; // se aplica wordin[3]=1 la intrarea registrului
 d <= #44 1'bx; /* se aplica X la intrarea registrului,in vederea incarcarii lui x in bistabile la
   descarcarea acestora */
end
endmodule
    Modulul test_sreg de interfațare conexiuni instanțe, fișierul test_sreg.v:
module test sreg (); //modulul parinte
 wire shiftout, shiftin, clk; //cele 3 fire de legare cu exteriorul
 test_bench_sreg TB (.d(shiftin), .clk(clk));
 sreg4b DUT (.shiftin(shiftin), .clk(clk), .shiftout(shiftout));
endmodule
```




La simularea cu ModelSim, se recomandă ordinea de mai sus a semnalelor in panoul **wave**. În panoul prezentat se pot vedea, totodată, valorile semnalelor înainte de startul simulării.

c) Diagrama obținută la simularea în ModelSim a registrul serie




În operația de citire a cuvântului la ieşirea registrului s-a folosit un contor (**counter**) pentru stabilirea momentelor de evaluare a biților lui **wordout** precum și pentru oprirea procesului de simulare în momentul terminării operației de descărcare a registrului de cuvăntul **wordin** (când semnalele *q* au toate din nou valoarea X).



Mai sus, este prezentat panoul *list* cu valorile semnalelor dinaintea startului simulării.

Mai jos, este prezentată evoluția valorilor semnalelor pe parcursul simulării.



2. Registrul paralel

Registrul paralel este format din 4 bistabile de tip D care se încarcă în derivaţie (concomitent) la semnalul de tact al unui ceas/clock aplicat sincron (v. fig. 6). Cuvântul destinat încărcării trebuie aplicat în prealabil la intrările bistabilelor.

În momentul aplicării tactului, cuvântul binar **wordin** prezent cu cei 4 biţi ai săi pe firele de intrare d_3 , d_2 , d_1 , d_0 ale registrului este înscris (încărcat) în cele 4 bistabile ce îndeplinesc rolul de celule de memorie. Biţii cuvântului astfel memorat pot fi citiţi pe firele de ieşire q_3 , q_2 , q_1 , q_0 ale bistabilelor, respectiv la ieşirile $Q_3Q_2Q_1Q_0$ ale registrului.




Figura 6 Schema logică a unui registru paralel de 4 biți, cu bistabile tip D

Dintre memoriile utilizate în sistemele digitale de prelucrare a datelor, registrul paralel este memoria cu accesarea cea mai rapidă.

S-a luat, ca exemplu, pentru modelarea în Verilog şi testarea cu ModelSim registrul din figura 6 de mai sus, a cărui schemă bloc este prezentată în figura 7 de mai jos.

a) Schema bloc




Figura 7. Schema bloc a registrului cu încărcare/descărcare paralelă

b) Semnificația semnalelor

enable	$d_3d_2d_1d_0$	Semnificaţie
0	0000	Se inhibă aplicarea datelor la intrările d ale bistabilelor
1	$D_3D_2D_1D_0$	Este permisă aplicarea datelor la intrările d ale bistabilelor

clear	q ₃ q ₂ qq ₀	Semnificaţie	
0	0000	Se resetează (iniţializare pe 0) bistabilele registrului	
1	q ₃ q ₂ qq ₀	Se inactivează resetarea asincronă	

clk	q ₃ q ₂ qq ₀	Semnificaţie
1, L , 0	q 3 q 2 qq 0	Se păstrează setările q existente la ieşirile bistabilelor
<u>_</u>	$d_3d_2d_1d_0$	Se încarcă bistabilele pe frontul pozitiv al ceasului

read	$Q_3Q_2Q_1Q_0$	Semnificaţie
0	0000	Se inactivează (pe zero) citirea la ieşirile registrului
1	q ₃ q ₂ qq ₀	Se activează citirea datelor q la ieşirile Q din registru

Tabelele evidenţiază acţiunile registrului pentru semnalele **enable, clear, clk** şi **read**. Dacă semnalul **enable** este 1 (activ), atunci datele prezente la intrările *D* ale registrului sunt aplicate pe firele de intrare **d** ale bistabilele. Datele de la intrarea bistabilelor se vor încărca în registru doar pe frontul pozitiv al tactului **clk** de clock. În absenţa unui front pozitiv de clock, registrul îşi păstrează starea deja memorată (starea de iniţializare sau datele deja memorate). Încărcarea biţilor cuvântului în registru se face concomitent (în paralel), la fel şi descărcarea biţilor cuvântului din registru.

c) Codul Verilog

Codul Verilog pentru **registrul de 4 biţi, cu bistabile tip D, cu încărcare/descăcare derivaţie** pe frontul pozitiv de **clock**, cu iniţializare pe 0 (semnal asincron de **clear**, activ pe 0) şi cu semnal **enable** de autorizare intrare date (activ pe 1). În starea de aplicare date neautorizată, firele de intrare ale bistabilelor s-au considerat în starea 0.

➤ Modelarea bistabilului tip D, fișierul *dff.v* :

```
module dff (cl, d, ck, q); // device flip-flop, de tip d input cl, d, ck; // porturi de intrare, de 1 bit output q; // port de iesire, de 1 bit reg q; // iesirea q declarata de tip registru

always @(posedge ck, negedge cl)
begin
if (cl == 0) //daca pe intrarea cl a cbb este aplicat 0
q = 0;
else
q = d;
end
```

endmodule

endmodule

```
Modelarea porții AND cu 2 intrări, fișierul AND.v:
```

```
module AND (in1, in2, out); // poarta SI cu 2 intrari input in1, in2; // porturi de intrare, de 1 bit output out; // port de iesire, de 1 bit wire in1, in2, out; //intrari si iesire tip fir (declaratie inutila)

assign out = in1 & in2; //assign implica oricum declararea wire endmodule
```

Modelarea generatorului de stimuli, fișierul test_bench.v:


```
module test_bench (enable, clear, clk, load, read, D3, D2, D1, D0);
output enable, clear, clk, load, read, D3, D2, D1, D0;
reg enable, clear, clk, load, read;
reg[3:0] wordin;
initial
 begin
  wordin <= 4'b1011:
  clk = 1'b0; // se pozitioneaza pe zero semnalul clk de ceas
  enable = 0; // sunt trecute toate firele d de intrare date pe 0 (zero)
  clear = 1; // este dezactivata stergerea clear
  clear <= #1 0; // se activeaza stergerea clear
  clear <= #2 1; // se dezactiveaza din nou stergerea clear
  clear <= #18 0; // se activeaza din nou stergerea clear
  clear <= #19 1; // se dezactiveaza stergerea clear
  load = 0; // se blocheaza aplicarea tactelor de clock
  read = 0; // se inhiba citirea datelor la iesirile Q din registru
  enable <= #8 1; // se permite aplicarea datelor D registrului
  load <= #9 1; // se permite aplicarea tactelor de clock
  read <= #13 1; // se permite citirea datelor la iesirile Q ale registrului
  repeat(4) // se repeta de 4 ori blocul begin-end
    #5 clk <= ~clk; //comutare ceas din 5 in 5 unitati timp
   end
 end
 assign D3 = wordin[3]; //atribuire lui D3 valoarea bitului wordin[3]
 assign D2 = wordin[2]; // idem bit D2
 assign D1 = wordin[1]; // idem bit D1
 assign D0 = wordin[0]; // idem bit D0
```

Modelul test de interfațare conexiuni instanțe, fișierul test.v:

```
module test ();
 wire enable, clear, load, clock, read;
 wire D3,D2,D1,D0,d3,d2,d1,d0,q3,q2,q1,q0,Q3,Q2,Q1,Q0;
 wire wordout[3:0];
 AND EN3 (.in1(D3), .in2(enable), .out(d3));
 AND EN2 (.in1(D2), .in2(enable), .out(d2));
 AND EN1 (.in1(D1), .in2(enable), .out(d1));
 AND ENO (.in1(D0), .in2(enable), .out(d0));
 dff DUT3 (.d(d3), .cl(clear), .ck(clk), .q(q3));
 dff DUT2 (.d(d2), .cl(clear), .ck(clk), .q(q2));
 dff DUT1 (.d(d1), .cl(clear), .ck(clk), .q(q1));
 dff DUT0 (.d(d0), .cl(clear), .ck(clk), .q(q0));
 AND RD3 (.in1(q3), .in2(read),.out(Q3));
 AND RD2 (.in1(q2), .in2(read), .out(Q2));
 AND RD1 (.in1(q1), .in2(read),.out(Q1));
 AND RD0 (.in1(q0), .in2(read), .out(Q0));
 AND CLK (.in1(clock), .in2(load),.out(clk));
 test bench TB (
    .enable(enable),
    .clear(clear),
    .clk(clock),
    .load(load),
    .D3(D3), .D2(D2), .D1(D1), .D0(D0),
    .read(read)
   );
// constituirea cuvantului wordout citit la iesirea din registru
 assign wordout[3] = Q3;
 assign wordout[2] = Q2;
 assign\ wordout[1] = Q1;
 assign wordout[0] = Q0;
```

endmodule


d) Diagrama obținută la simulare în ModelSim (pentru registrul derivație)



Observatie:

Cuvântului **wordin** ales pentru încărcare în registru i s-a alocat secvenţa binară 1011 (respectiv 11 zecimal). După 4 comutări succesive ale ceasului, la intervale de 5 ns (deci după 20 ns), procesul simulării se opreşte, moment în care cuvântul **wordout** citit/descărcat din registru are deja componenţa binară a lui **wordin**. Semnalul **ck** de ceas devine valid abia la momentul 9 ns când **load** devine activ (pe 1). Firele **d**₃**d**₂**d**₁**d**₀ primesc valorile lui **D**₃**D**₂**D**₁**D**₀ la momentul 8 ns când **enable** devine activ (pe 1). Firele **q**₃**q**₂**q**₁**q**₀ îşi transmit valorile ieşirilor **Q**₃**Q**₂**Q**₁**Q**₀ ale registrului la momentul 13 ns când **read** devine activ (1).

e) Panoul list afișat la simularea în ModelSim



Întocmit, Îndrumător lab. CLP ing. Hurubeanu Ştefan Valeriu