

Литературный RTL

Васил Дядов

Среда 18 июля 2018 г.

Содержание

1	Настройка Merlin для проекта	1
2	Кодогенераторы на Hardcaml	1
2.1	Счётчик по-модулю	1
2.1.1	Тестирование	2
2.2	Разное тестирование	5
3	Код verilog	5
3.1	Общие параметры проекта	5
3.2	Счетчик по модулю	5

1 Настройка Merlin для проекта

Добавляем все пакеты, что установлены в текущей конфигурации Орам, в файл `.merlin`.

```
1 opam list | grep -v '#' | awk '{print "PKG ", $1}'
```

2 Кодогенераторы на Hardcaml

2.1 Счётчик по-модулю

```
1 module ModCounter = struct
2   open HardCaml
3   open Signal.Comb
4   open Signal.Seq
5
6   let gen ~clr ~cntr_modulo ~cntr_width =
7     let zero = consti cntr_width 0 in
```

```

8      let feedback_fn d =
9          mux2 (d >=: (cntr_modulo -:. 1))
10             zero
11             (d +:. 1)
12      in
13      reg_fb r_sync (const "1'b1") cntr_width
14      (fun d -> mux2 clr zero (feedback_fn d))
15  end

```

2.1.1 Тестирование

1. Тестовое окружение


```

1  module ModCounterTest = struct
2      open HardCaml
3      open Signal.Comb
4
5      module In = struct
6          type 'a t = {
7              clr: 'a;
8              modulo: 'a [@ bits 4]
9          } [@@deriving hardcaml]
10     end
11
12     module Out = struct
13         type 'a t = {
14             q: 'a [@bits 4]
15         } [@@deriving hardcaml]
16     end
17
18     let gen_if i =
19         let cntr_width = snd In.(t.modulo) in
20         let q = In.(ModCounter.gen
21             ~clr:i.clr
22             ~cntr_modulo:i.modulo
23             ~cntr_width)
24         in
25         Out.({q})
26
27     module B = Bits.Comb.IntbitsList
28     module Builder = Interface.Gen(B)(In)(Out)
29
30     let circuit, sim, i, o, _ =
31         Builder.make "ModCounter" gen_if
32
33     module S=Cyclesim.Api
34 end

```

2. Запуск теста

```
1 let _ =
2   let open ModCounterTest in
3   let open In in
4   let open Out in
5   let module TD = TimingDiagram(B) in
6   let signals =
7     ref
8     [{TD.name = "clr";
9      fmt = Hex;
10     edge = Rising;
11     data = []};
12     {TD.name = "q";
13     fmt = Hex;
14     edge = Rising;
15     data = []}] in
16   let step () =
17     S.cycle sim;
18     signals := TD.update_signals
19               !signals
20               [ ("clr", [!(i.clr)]);
21               ("q", [!(o.q)])]
22   in
23   S.reset sim;
24   i.modulo := B.consti 4 5;
25   i.clr := B.vdd;
26   step (); step ();
27   i.clr := B.gnd;
28   for _ = 0 to 7 do
29     step ();
30   done;
31   TD.gen_latex !signals
32   |> print_string
```



3. Тест экспорта верилога

```
1 let _ =
2   HardCam1.Rtl.Verilog.write
```

```
3     print_string
4     ModCounterTest.circuit
```

```
1     module ModCounter (
2         clear,
3         clock,
4         modulo,
5         clr,
6         q
7     );
8
9         input clear;
10        input clock;
11        input [3:0] modulo;
12        input clr;
13        output [3:0] q;
14
15        /* signal declarations */
16        wire _40 = 1'b1;
17        wire [3:0] _42 = 4'b0000;
18        wire vdd = 1'b1;
19        wire [3:0] _43 = 4'b0000;
20        wire [3:0] _39 = 4'b0000;
21        wire [3:0] _45 = 4'b0001;
22        wire [3:0] _46;
23        wire [3:0] _47 = 4'b0001;
24        wire [3:0] _48;
25        wire _49;
26        wire _50;
27        wire [3:0] _51;
28        wire [3:0] _52;
29        wire [3:0] _41;
30        reg [3:0] _44;
31
32        /* logic */
33        assign _46 = _44 + _45;
34        assign _48 = modulo - _47;
35        assign _49 = _44 < _48;
36        assign _50 = ~ _49;
37        assign _51 = _50 ? _39 : _46;
38        assign _52 = clr ? _39 : _51;
39        assign _41 = _52;
40        always @(posedge clock) begin
41            if (clear)
42                _44 <= _42;
43            else
44                if (_40)
```

```

45         _44 <= _41;
46     end
47
48     /* aliases */
49
50     /* output assignments */
51     assign q = _44;
52
53 endmodule
54 - : unit = ()

```

2.2 Разное тестирование

```

1 module FreqDivider = struct
2     open HardCaml
3     open Signal.Comb
4     open Signal.Seq
5
6     let gen ~clr ~div_by ~cntr_width =
7         let mod_counter = ModCounter.gen
8             ~clr
9             ~cntr_modulo:div_by
10            ~cntr_width
11     in
12     ()
13 end

```

7

```

1     (* x 10)

```

```

1     let () = Printf.printf "\nlet max_value = %d;;\n" max_value;;

```

3 Код verilog

3.1 Общие параметры проекта

3.2 Счетчик по модулю

- Период счетчика и ширина регистра

Параметр	Значение
Частота	100000000
Скорость UART	115200

Таблица 1: Таблица параметров

Параметр	Значение
Модуль	868
Ширина регистра	10

Таблица 2: Параметры счётчика

10

При частотах

Test call:

1 `let max_value = 70;;`