Литературный RTL

Васил Дядов

Воскресенье 22 июля 2018 г.

Содержание

1	Настроика Merlin для проекта	1
2	Кодогенераторы на Hardcaml	1
	2.1 Счётчик по-модулю	1
	2.1.1 Алгоритм работы счётчика	3
	2.1.2 Тестирование	3
	2.2 Разное тестирование	6
3	Код verilog	7
	3.1 Общие параметры проекта	7
	3.2 Счетчик по модулю	7
	Настройка Merlin для проекта бавляем все пакеты, что установленны в текущей конфигурации Ора айл . merlin.	m,
_	am list grep -v '#' awk '{print "PKG ", \$1}'	_

2 Кодогенераторы на Hardcaml

2.1 Счётчик по-модулю

В основе своей, счётчик использует обычный регистр с обратной связью.

```
module ModCounter = struct

<<open_modules>>
let gen ~clr ~cntr_modulo ~cntr_width =
let zero = consti cntr_width 0 in

<<feedback_register>>
```

```
end end
```

Раскрываемые в пространстве имён модули:

```
open HardCaml
open Signal.Comb
open Signal.Seq
```

Регистр задаётся следующим образом:

- rsync шаблон для регистра с синхронным сбросом
- (const "1'b1") константа для enable входа
- cntr_width ширина
- и комбинаторная функция обратной связи

```
reg_fb
r_sync
(const "1'b1")
cntr_width
</feedback_function>>
```


Функция для синхронного обнуления счётчика:

- входное значение d передаётся в функцию счёта
- результат идёт на мультиплексор который управлеятся сигналом сброca c1r

Функция для счёта по модулю:

- принимает входное значение d
- на выходе даёт либо d + 1, если d меньше модуля, либо 0

2.1.1 Алгоритм работы счётчика



2.1.2 Тестирование

1. Тестовое окружение Основой модуль с тестовым окружением.

```
module ModCounterTest = struct
     <<open_modules>>
2
     <<declare_inputs>>
     <<declare_outputs>>
     let gen_if i =
       let cntr_width = snd In.(t.modulo) in
       let q = In.(ModCounter.gen
10
                      \simclr:i.clr
                      \sim cntr_modulo: i.modulo
12
                      ~cntr_width)
13
       in
       Out.({q})
15
16
     module B = Bits.Comb.IntbitsList
17
     module Builder = Interface.Gen(B)(In)(Out)
19
     let circuit, sim, i, o, _ =
20
       Builder.make "ModCounter" gen_if
21
22
     module S=Cyclesim.Api
23
   end
24
```

Объявление входящих сигналов.


```
module In = struct
type 'a t = {
    clr: 'a;
    modulo: 'a [@ bits 4]
} [@@deriving hardcaml]
end
```

Объявление исходящих сигналов.

```
module Out = struct
type 'a t = {
    q: 'a [@bits 4]
} [@@deriving hardcaml]
end
```

2. Запуск теста

```
let _
     let open ModCounterTest in
2
     let open In in
     let open Out in
     let module TD = TimingDiagram(B) in
     let module R = TD.Recorder in
     let record = ref @@ R.of_interfaces [(module In); (module Out)] in
     let update = R.make_updater_ref [
          (module struct module Intf = In let intf = i end);
          (module struct module Intf = Out let intf = o end);
10
          ] in
11
     let step () =
12
       S.cycle sim;
13
       update record;
15
     s.reset sim;
16
     i.modulo := B.consti 4 5;
     i.clr := B.vdd;
18
     step (); step ();
19
     i.clr := B.gnd;
20
     for _ = 0 to 7 do
21
       step ();
22
     done;
23
     !record
     |> TD.gen_latex
25
     |> print_string
```



3. Тест экспорта верилога

```
1 let _ =
2     HardCaml.Rtl.Verilog.write
3     print_string
4     ModCounterTest.circuit
```

```
module ModCounter (
2
        clear,
        clock,
3
        modulo,
        clr,
   );
        input clear;
        input clock;
10
        input [3:0] modulo;
        input clr;
12
        output [3:0] q;
13
        /* signal declarations */
15
        wire _40 = 1'b1;
16
        wire [3:0] _42 = 4'b0000;
17
        wire vdd = 1'b1;
18
        wire [3:0] _43 = 4'b0000;
19
        wire [3:0] _39 = 4'b0000;
20
        wire [3:0] _45 = 4'b0001;
        wire [3:0] _46;
22
        wire [3:0] _47 = 4'b0001;
23
        wire [3:0] _48;
24
        wire _49;
25
        wire _50;
26
        wire [3:0] _51;
27
        wire [3:0] _52;
        wire [3:0] _41;
29
        reg [3:0] _44;
30
31
        /* logic */
32
        assign _{46} = _{44} + _{45};
33
```

```
assign _48 = modulo - _47;
34
        assign _49 = _44 < _48;
assign _50 = ~ _49;</pre>
36
        assign _51 = _50 ? _39 : _46;
37
         assign _{52} = c1r ? _{39} : _{51};
38
         assign _{41} = _{52};
         always @(posedge clock) begin
40
             if (clear)
41
                  _{44} <= _{42};
43
             else
                  if (_40)
44
                       _44 <= _41;
45
         end
47
         /* aliases */
         /* output assignments */
50
         assign q = 44;
51
52
53
    endmodule
    - : unit = ()
54
```

2.2 Разное тестирование

```
module FreqDivider = struct
     open HardCaml
     open Signal.Comb
3
     open Signal.Seq
     let gen ~clr ~div_by ~cntr_width =
6
       let mod_counter = ModCounter.gen
                            ~clr
                            ~cntr_modulo:div_by
                            \sim cntr_width
10
11
       in
12
        ()
   end
13
```

7

```
1 (* x 10)
```

```
let () = Printf.printf "\nlet max_value = %d;;\n" max_value;;
```

3 Koд verilog

3.1 Общие параметры проекта

Параметр	Значение
Частота	100000000
Скорость UART	115200

Таблица 1: Таблица параметров

3.2 Счетчик по модулю

Параметр	Значение
Модуль	868
Ширина регистра	10

Таблица 2: Параметры счётчика

• Период счетчика и ширина регистра

10

При частотах Test call:

```
let max_value = 70;;
```