

Литературный RTL

Васил Дядов

Воскресенье 22 июля 2018 г.

Содержание

1	Настройка Merlin для проекта	1
2	Кодогенераторы на Hardcaml	1
2.1	Счётчик по-модулю	1
2.1.1	Алгоритм работы счётчика	3
2.1.2	Тестирование	3
2.2	Разное тестирование	6
3	Код verilog	7
3.1	Общие параметры проекта	7
3.2	Счетчик по модулю	7

1 Настройка Merlin для проекта

Добавляем все пакеты, что установлены в текущей конфигурации Opam, в файл `.merlin`.

```
1 opam list | grep -v '#' | awk '{print "PKG ", $1}'
```

2 Кодогенераторы на Hardcaml

2.1 Счётчик по-модулю

В основе своей, счётчик использует обычный регистр с обратной связью.

```
1 module ModCounter = struct
2   <<open_modules>>
3   let gen ~clr ~cntr_modulo ~cntr_width =
4     let zero = consti cntr_width 0 in
5     <<feedback_register>>
```

```
6
7 end
```

Раскрываемые в пространстве имён модули:

```
1 open HardCaml
2 open Signal.Comb
3 open Signal.Seq
```

Регистр задаётся следующим образом:

- `rsync` - шаблон для регистра с синхронным сбросом
- `(const "1'b1")` - константа для `enable` входа
- `cntr_width` - ширина
- и комбинаторная функция обратной связи

```
1 reg_fb
2   r_sync
3   (const "1'b1")
4   cntr_width
5   <<feedback_function>>
```

Функция для синхронного обнуления счётчика:

- входное значение `d` передаётся в функцию счёта
- результат идёт на мультиплексор который управляется сигналом сброса `clr`


```
1 (fun d -> d |>
2     <<count_function>> |>
3     mux2 clr zero)
```

Функция для счёта по модулю:

- принимает входное значение `d`
- на выходе даёт либо `d + 1`, если `d` меньше модуля, либо 0

```
1 (fun d -> mux2 (d >=: (cntr_modulo -:. 1))
2     zero
3     (d +:. 1))
```

2.1.1 Алгоритм работы счётчика



2.1.2 Тестирование

1. Тестовое окружение Основной модуль с тестовым окружением.

```
1 module ModCounterTest = struct
2   <<open_modules>>
3
4   <<declare_inputs>>
5
6   <<declare_outputs>>
7
8   let gen_if i =
9     let cnt_r_width = snd In.(t.modulo) in
10    let q = In.(ModCounter.gen
11              ~clr:i.clr
12              ~cnt_r_modulo:i.modulo
13              ~cnt_r_width)
14
15    in
16    Out.({q})
17
18   module B = Bits.Comb.IntbitsList
19   module Builder = Interface.Gen(B)(In)(Out)
20
21   let circuit, sim, i, o, _ =
22     Builder.make "ModCounter" gen_if
23
24   module S=Cyclesim.Api
25 end
```

Объявление входящих сигналов.

```

1 module In = struct
2   type 'a t = {
3     clr: 'a;
4     modulo: 'a [@ bits 4]
5   } [@@deriving hardcaml]
6 end

```

Объявление исходящих сигналов.

```

1 module Out = struct
2   type 'a t = {
3     q: 'a [@bits 4]
4   } [@@deriving hardcaml]
5 end


```

2. Запуск теста

```

1 let _ =
2   let open ModCounterTest in
3   let open In in
4   let open Out in
5   let module TD = TimingDiagram(B) in
6   let module R = TD.Recorder in
7   let record = ref @@ R.of_interfaces [(module In); (module Out)] in
8   let update = R.make_updater_ref [
9     (module struct module Intf = In let intf = i end);
10    (module struct module Intf = Out let intf = o end);
11  ] in
12   let step () =
13     S.cycle sim;
14     update record;
15   in
16   S.reset sim;
17   i.modulo := B.consti 4 5;
18   i.clr := B.vdd;
19   step (); step ();
20   i.clr := B.gnd;
21   for _ = 0 to 7 do
22     step ();
23   done;
24   !record
25   |> TD.gen_latex
26   |> print_string

```



3. Тест экспорта верилога

```

1  let _ =
2      HardCam1.Rtl.Verilog.write
3      print_string
4      ModCounterTest.circuit

```

```

1  module ModCounter (
2      clear,
3      clock,
4      modulo,
5      clr,
6      q
7  );
8
9      input clear;
10     input clock;
11     input [3:0] modulo;
12     input clr;
13     output [3:0] q;
14
15     /* signal declarations */
16     wire _40 = 1'b1;
17     wire [3:0] _42 = 4'b0000;
18     wire vdd = 1'b1;
19     wire [3:0] _43 = 4'b0000;
20     wire [3:0] _39 = 4'b0000;
21     wire [3:0] _45 = 4'b0001;
22     wire [3:0] _46;
23     wire [3:0] _47 = 4'b0001;
24     wire [3:0] _48;
25     wire _49;
26     wire _50;
27     wire [3:0] _51;
28     wire [3:0] _52;
29     wire [3:0] _41;
30     reg [3:0] _44;
31
32     /* logic */
33     assign _46 = _44 + _45;

```

```

34     assign _48 = modulo - _47;
35     assign _49 = _44 < _48;
36     assign _50 = ~ _49;
37     assign _51 = _50 ? _39 : _46;
38     assign _52 = clr ? _39 : _51;
39     assign _41 = _52;
40     always @(posedge clock) begin
41         if (clear)
42             _44 <= _42;
43         else
44             if (_40)
45                 _44 <= _41;
46     end
47
48     /* aliases */
49
50     /* output assignments */
51     assign q = _44;
52
53 endmodule
54 - : unit = ()

```

2.2 Разное тестирование

```

1  module FreqDivider = struct
2      open HardCaml
3      open Signal.Comb
4      open Signal.Seq
5
6      let gen ~clr ~div_by ~cntr_width =
7          let mod_counter = ModCounter.gen
8              ~clr
9              ~cntr_modulo:div_by
10             ~cntr_width
11      in
12      ()
13  end

```

7

```

1  (* x 10)

```

```
1 let () = Printf.printf "\nlet max_value = %d;;\n" max_value;;
```

3 Код verilog

3.1 Общие параметры проекта

Параметр	Значение
Частота	100000000
Скорость UART	115200

Таблица 1: Таблица параметров

3.2 Счетчик по модулю

Параметр	Значение
Модуль	868
Ширина регистра	10

Таблица 2: Параметры счётчика

- Период счетчика и ширина регистра

10

При частотах
Test call:

```
1 let max_value = 70;;
```