Литературный RTL

Васил Дядов

Среда 18 июля 2018 г.

Содержание

1	Had	тройка Merlin для проекта	1
2	Код	огенераторы на Hardcaml	1
	2.1	Счётчик по-модулю	1
		2.1.1 Тестирование	2
	2.2	Разное тестирование	5
3	Код	(verilog	5
	3.1	Общие параметры проекта	5
	3.2	Счетчик по модулю	5
1	Н	астройка Merlin для проекта	
		яем все пакеты, что установленны в текущей конфигурации Ора .merlin.	m,
-	nam '	list gren -v '#' awk '\nrint "PKC " \ \$1}'	_

2 Кодогенераторы на Hardcaml

2.1 Счётчик по-модулю

```
module ModCounter = struct
open HardCaml
open Signal.Comb
open Signal.Seq

let gen ~clr ~cntr_modulo ~cntr_width =
let zero = consti cntr_width 0 in
```


2.1.1 Тестирование

1. Тестовое окружение

```
module ModCounterTest = struct
      open HardCaml
      open Signal.Comb
     module In = struct
        type 'a t = {
            clr: 'a;
            modulo: 'a [@ bits 4]
          } [@@deriving hardcaml]
      end
10
      module Out = struct
12
        type 'a t = {
13
            q: 'a [@bits 4]
14
          } [@@deriving hardcaml]
15
      end
16
      let gen_if i =
18
        let cntr_width = snd In.(t.modulo) in
19
        let q = In.(ModCounter.gen)
20
                       ~clr:i.clr
                       ~cntr_modulo:i.modulo
22
                       \sim cntr_width)
23
        in
        {\color{red} \textbf{Out}}.(\{q\})
25
26
      module B = Bits.Comb.IntbitsList
27
      module Builder = Interface.Gen(B)(In)(Out)
28
      let circuit, sim, i, o, _ =
        Builder.make "ModCounter" gen_if
32
      module S=Cyclesim.Api
33
    end
```

2. Запуск теста

```
let
     let open ModCounterTest in
     let open In in
     let open Out in
     let module TD = TimingDiagram(B) in
     let signals =
       ref
          [{TD.name = "clr";
            fmt = Hex;
            edge = Rising;
10
            data = []};
           \{TD.name = "q";
12
            fmt = Hex;
13
            edge = Rising;
14
            data = []}] in
15
     1et step () =
16
       S.cycle sim;
17
       signals := TD.update_signals
                     !signals
19
                     [ ("clr", [!(i.clr)]);
20
                       ("q", [!(o.q)])]
21
     in
     S.reset sim;
23
     i.modulo := B.consti 4 5;
     i.clr := B.vdd;
     step (); step ();
26
     i.clr := B.gnd;
27
     for = 0 to 7 do
28
       step ();
     done;
30
     TD.gen_latex !signals
31
      |> print_string
```



3. Тест экспорта верилога

```
let _ =
HardCaml.Rtl.Verilog.write
```

```
print_string
ModCounterTest.circuit
```

```
module ModCounter (
1
          clear,
2
          clock,
3
          modulo,
          clr,
          q
     );
          input clear;
          input clock;
10
          input [3:0] modulo;
          input clr;
12
          output [3:0] q;
13
          /* signal declarations */
15
          wire _40 = 1'b1;
16
          wire [3:0] _42 = 4'b0000;
17
          wire vdd = 1'b1;
          wire [3:0] _43 = 4'b0000;
19
          wire [3:0] _39 = 4'b0000;
20
          wire [3:0] _45 = 4'b0001;
21
          wire [3:0] _46;
22
          wire [3:0] _47 = 4'b0001;
23
          wire [3:0] _48;
24
          wire _49;
25
          wire _50;
26
          wire [3:0] _51;
27
          wire [3:0] _52;
          wire [3:0] _41;
29
          reg [3:0] _44;
30
31
          /* logic */
32
          assign _{46} = _{44} + _{45};
33
          assign _48 = modulo - _47;
          assign _49 = _44 < _48;
35
          assign _50 = ~~ _49;
36
          assign _51 = _50 ? _39 : _46;
37
          assign _52 = clr ? _39 : _51;
          assign _{41} = _{52};
39
          always @(posedge clock) begin
40
              if (clear)
41
                   _{44} <= _{42};
42
              else
43
                   if (_40)
44
```

2.2 Разное тестирование

```
module FreqDivider = struct
      open HardCaml
2
      open Signal.Comb
      open Signal.Seq
      let gen ~clr ~div_by ~cntr_width =
        let mod_counter = ModCounter.gen
                             \simclr
                             ~cntr_modulo:div_by
                             \sim \texttt{cntr\_width}
        in
11
        ()
12
   end
13
```

7

```
(* x 10)
```

```
let () = Printf.printf "\nlet max_value = %d;;\n" max_value;;
```

3 Koд verilog

3.1 Общие параметры проекта

3.2 Счетчик по модулю

• Период счетчика и ширина регистра

Параметр	Значение
Частота	100000000
Скорость UART	115200

Таблица 1: Таблица параметров

Параметр	Значение
Модуль	868
Ширина регистра	10

Таблица 2: Параметры счётчика

10

При частотах Test call:

let max_value = 70;;