

2022/10/24

實驗六

FETCH CYCLE

姓名：王嘉羽 學號：00957116

班級：資工 3B

E-mail：vayne20011125@gmail.com


注意

1. 繳交時一律轉 PDF 檔
2. 繳交期限為
上完課後
當週五晚上 12 點前
3. 一人繳交一份
4. 檔名：學號_HW?.pdf
檔名請按照作業檔名格式進行填寫
未依照格式不予批改

● 實驗說明：

1. 如圖所示，設計一個架構實現「提取週期」及「控制單元」
2. 輸入：clk, reset
3. 輸出：IR[13:0]
4. Program_Rom 已提供，其餘部分請自行撰寫

● 系統硬體架構方塊圖（接線圖）：



```

1  module Program_Rom(Rom_data_out, Rom_adr_in);
2
3  //-----
4  output  [13:0] Rom_data_out;
5  //-----
6  input   [10:0] Rom_adr_in;
7  //-----
8  reg     [13:0] data;
9  wire    [13:0] Rom_data_out;
10
11      always @(Rom_adr_in)
12      begin
13          case (Rom_adr_in)
14              15'h0 : data = 14'h3044; //MOVLW
15              15'h1 : data = 14'h3E01; //ADDLW
16              15'h2 : data = 14'h3E02; //ADDLW
17              15'h3 : data = 14'h3E03; //ADDLW
18              15'h4 : data = 14'h3E04; //ADDLW
19              15'h5 : data = 14'h3E05; //ADDLW
20              15'h6 : data = 14'h3E06; //ADDLW
21              15'h7 : data = 14'h3E07; //ADDLW
22              default: data = 14'h0;
23          endcase
24      end
25
26      assign Rom_data_out = data;
27  endmodule

```

● 系統架構程式碼、測試資料程式碼與程式碼說明(.sv 檔及.do 檔都要截圖)

截圖請善用 win+shift+S

◆ CPU.sv

```
1  `timescale 1ns/10ps
2  module CPU(
3      input clk,
4      input reset,
5      output logic [13:0] IR
6  );
7      logic [10:0] pc_next, pc_q, mar_q;
8      logic load_pc, load_mar, load_IR;
9      logic [13:0] Rom_out;
10     logic reset_IR;
11     logic [2:0] ps, ns;
12     //-----pc-----
13     assign pc_next = pc_q + 1;           //找到下一個指令
14
15     always_ff @(posedge clk)             //有load信號，再讀取
16     begin
17         if(reset)
18             pc_q <= #1 0;
19         else if(load_pc)
20             pc_q <= #1 pc_next;
21     end
22
23
24     //-----mar-----
25     always_ff @(posedge clk)
26     begin
27         if(load_mar)
28             mar_q <= #1 pc_q;
29     end
30
31     //-----ROM-----
32     ROM rom1(Rom_out, mar_q);
33
34     //-----IR-----
35     always_ff @(posedge clk)
36     begin
37         if(reset_IR)
38             IR <= #1 0;
39         else if(load_IR)
40             IR <= #1 Rom_out;
41     end
42
43     //-----controller-----
44
45     parameter T0 = 0;
46     parameter T1 = 1;
47     parameter T2 = 2;
48     parameter T3 = 3;
49
50     always_ff @(posedge clk)
51     begin
52         if(reset) ps <= #1 0;
53         else ps <= #1 ns;
54     end
55
56     always_comb
57     begin
58         load_mar = 0;
59         load_pc = 0;
60         reset_IR = 0;
61         load_IR = 0;
62         ns = 0;
63         case(ps)
64             T0:                                     //初始化IR
65             begin
66                 reset_IR = 1;
67                 ns = T1;
68             end
69
70             T1:
71             begin
72                 load_mar = 1;                       //load mar
73                 ns = T2;
74             end
75
76             T2:
77             begin
78                 load_pc = 1;                         //load pc
79                 ns = T3;
80             end
81
82             T3:
83             begin
84                 load_IR = 1;                         //load IR
85                 ns = T1;                             //一直重複T1,T2,T3
86             end
87         endcase
88     end
89 endmodule
```

◆ ROM.sv

```

1  `timescale 1ns/10ps
2  module ROM(
3      output [13:0] Rom_data_out,
4      input [10:0] Rom_addr_in
5  );
6      //-----
7
8      logic [13:0] data;
9      always_comb
10     begin
11         case (Rom_addr_in)
12             11'h0: data = 14'h3044; //MOVLW
13             11'h1: data = 14'h3E01; //ADDLW
14             11'h2: data = 14'h3E02; //ADDLW
15             11'h3: data = 14'h3E03; //ADDLW
16             11'h4: data = 14'h3E04; //ADDLW
17             11'h5: data = 14'h3E05; //ADDLW
18             11'h6: data = 14'h3E06; //ADDLW
19             11'h7: data = 14'h3E07; //ADDLW
20             default: data = 14'hX;
21         endcase
22     end
23     assign Rom_data_out = data;
24
25 endmodule

```

◆ seven_segment.sv

```

1  module seven_segment(
2      input [3:0] A, //輸入
3      output logic [6:0] y //輸出
4  );
5      always_comb
6      begin
7          //當A改變時，y會對應到七段顯示器，右邊的註解表示他在7段顯示器上的效果
8          case (A)
9              4'h0 : y = 7'b1000000; //0
10             4'h1 : y = 7'b1111001; //1
11             4'h2 : y = 7'b0100100; //2
12             4'h3 : y = 7'b0110000; //3
13             4'h4 : y = 7'b0011001; //4
14             4'h5 : y = 7'b0010010; //5
15             4'h6 : y = 7'b0000010; //6
16             4'h7 : y = 7'b1111000; //7
17             4'h8 : y = 7'b0000000; //8
18             4'h9 : y = 7'b0010000; //9
19             4'hA : y = 7'b0001000; //A
20             4'hB : y = 7'b0000011; //b
21             4'hC : y = 7'b1000110; //C
22             4'hD : y = 7'b0100001; //d
23             4'hE : y = 7'b0000110; //E
24             4'hF : y = 7'b0001110; //F
25         endcase
26     end
27 endmodule

```


◆ testbench.sv

```
simulation > tb > testbench.sv
1  `timescale 1ns/10ps
2  module testbench;
3
4      logic reset;           //重置
5      logic clk;             //時脈
6      logic [14:0] IR;       //輸出
7
8      CPU CPU1(
9          .reset(reset), //()內的變數為tb的變數，"."後面為CPU.sv的變數，將2者對應起來
10         .clk(clk),
11         .IR(IR)
12     );
13
14     always #10 clk = ~clk;
15
16     initial begin
17         reset = 1; clk = 0; //一開始先reset，將時脈歸0
18         #15 reset = 0;
19         #1000 $stop;
20     end
21 endmodule
```

◆ mcu.sv(課堂 demo)

```
1
2 //=====
3 // This code is generated by Terasic System Builder
4 //=====
5
6 module mcu(
7
8     //////////// CLOCK ////////////
9     input CLK,
10
11     //////////// 7-segment decoder ////////////
12     output [6:0] HEX0,
13     output [6:0] HEX1,
14     output [6:0] HEX2,
15     output [6:0] HEX3,
16
17     //////////// LED ////////////
18     output [9:0] LED,
19
20     //////////// SWITCH ////////////
21     input [9:0] SW,
22
23     //////////// BUTTON ////////////
24     input [2:0] BTN
25 );
26
27 //*****//
28 // add module here
29 module CPU1(
30     .reset(~BTN[0]),
31     .clk(BTN[2]),
32     .IR({H3,H2,H1,H0}) //將結果存入變數
33 );
34
35 module seven_segment s0(
36     .A(H0), //輸入
37     .y(HEX0) //輸出
38 );
39
40 module seven_segment s1(
41     .A(H1), //輸入
42     .y(HEX1) //輸出
43 );
44
45 module seven_segment s2(
46     .A(H2), //輸入
47     .y(HEX2) //輸出
48 );
49
50 module seven_segment s3(
51     .A(H3), //輸入
52     .y(HEX3) //輸出
53 );
54
55 //*****//
56 endmodule
```

◆ wave.do

```
simulation > modelsim > ≡ wave.do
1  onerror {resume}
2  quietly WaveActivateNextPane {} 0
3
4  #add wave -noupdate -divider {TOP LEVEL INPUTS}
5
6  #add wave -noupdate -format Logic /testbench/clock
7  #add wave -noupdate -format Logic /testbench/rst
8
9
10
11 add wave -noupdate -divider {adder}
12
13 add wave -noupdate -format logic /testbench/CPU1/reset
14 add wave -noupdate -format logic /testbench/CPU1/clock
15 add wave -noupdate -format Literal -radix Unsigned /testbench/CPU1/ps
16 add wave -noupdate -format Literal -radix Unsigned /testbench/CPU1/pc_next
17 add wave -noupdate -format logic /testbench/CPU1/load_pc
18 add wave -noupdate -format Literal -radix Unsigned /testbench/CPU1/pc_q
19 add wave -noupdate -format logic /testbench/CPU1/load_mar
20 add wave -noupdate -format Literal -radix Unsigned /testbench/CPU1/mar_q
21 add wave -noupdate -format logic /testbench/CPU1/load_IR
22 add wave -noupdate -format Literal -radix Hexadecimal /testbench/CPU1/IR
```


◆ compile.do

```
simulation > modelsim > ≡ compile.do
1  #vlib work
2
3
4
5  # -----
6  vlog ../tb/testbench.sv
7  vlog ../../design/CPU.sv
8  vlog ../../design/ROM.sv
9
```

◆ sim.do

```
simulation > modelsim > ≡ sim.do
1  vsim -voptargs=+acc work.testbench
2  view structure wave signals
3
4  do wave.do
5
6  log -r *
7  run -all
```

● 模擬結果與結果說明：



跟 ppt 圖幾乎一樣~

● 結論與心得：

今天教的東西，感覺很複雜，但寫起來又還好；寫起來很好寫，但又感覺似懂非懂的 qq。

一定是因為助教有先示範寫，才會感覺好寫，而且有給波形圖，就更好寫了。下禮拜就要段考了，希望考試可以順順利利，有時候作業都寫好久，不確定考試能不能很快寫完...也希望老師能早日康復。