

2022/10/05

實驗四

序向邏輯練習

姓名：王嘉羽 學號：00957116

班級：資工 3B

E-mail：vayne20011125@gmail.com

注意


1. 繳交時一律轉 PDF 檔
2. 繳交期限為
上完課後
當週五晚上 12 點前
3. 一人繳交一份
4. 檔名：學號_HW?.pdf
檔名請按照作業檔名格式進行填寫
未依照格式不予批改

一、Counter + register

● 實驗說明：

設計 2 個 controller 和 1 個加法器，將其中一個 counter 數到 9，另一個 counter 數到 4，然後相加，最後存入一個暫存器 w 中，輸出暫存器 w 的值

● 系統硬體架構方塊圖（接線圖）：



● 系統架構程式碼、測試資料程式碼與程式碼說明(.sv 檔及.do 檔都要截圖)

截圖請善用 win+shift+S

➤ 硬體程式碼

```
1 `timescale 1ns/10ps
2 module counter_reg(
3     input clk,           //時脈
4     input reset,         //reset
5     input load_w,        //載入控制
6     output logic[3:0] q  //輸出
7 );
8
9     logic cp1,cp2;        //是否計數
10    logic [3:0] a,b;       //暫存值
11    logic [1:0] ps,ns;     //現在狀態 下一個狀態
12
13    always_ff @(posedge clk) //fsm
14    begin
15        if(reset)
16            ps <= #1 0;
17        else
18            ps <= #1 ns;
19    end
20
21    always_ff @(posedge clk) //counter1
22    begin
23        if(reset) a <= #1 0;
24        else if(cp1) a <= #1 a + 1;
25    end
26
27    always_ff @(posedge clk) //counter2
28    begin
29        if(reset) b <= #1 0;
30        else if(cp2) b <= #1 b + 1;
31    end
32
33    parameter STATE_TOGHTHER = 0; //一起計數
34    parameter STATE_CNT1 = 1;    //只數cnt1
35    parameter STATE_STOP = 2;    //暫停
36
37    always_comb
38    begin
39        cp1 = 0; cp2 = 0;
40        case(ps)
41            STATE_TOGHTHER: //一起計數
42            begin
43                if(b == 4'd4) //當cnt2數到4，就只數cnt1
44                begin
45                    cp1 = 1;
46                    ns = STATE_CNT1;
47                end
48            else //不然就一起數
49            begin
50                ns = STATE_TOGHTHER;
51                cp1 = 1;
52                cp2 = 1;
53            end
54        end
55
56        STATE_CNT1: //只數cnt1
57        begin
58            if(a == 4'd9) ns = STATE_STOP;
59            else
60            begin
61                ns = STATE_CNT1;
62                cp1 = 1;
63            end
64        end
65
66        STATE_STOP: //不數了
67        ns = STATE_STOP;
68
69    endcase
70    end
71
72    always_ff @(posedge clk)
73    begin
74        if(reset)
75            q <= 0;
76        else if(load_w == 1)
77            q <= a+b;
78        else
79            q <= q;
80    end
81 endmodule
```

➤ testbench

```
simulation > tb > testbench.sv
1  `timescale 1ns/10ps
2  module testbench;
3
4      logic reset;           //重置
5      logic clk;             //時脈
6      logic [3:0] q;         //輸出
7      logic load_w;
8
9      counter_reg counter_reg1(
10         .reset(reset), //()內的變數為tb的變數，"."後面為counter_reg.sv的變數
11         .clk(clk),
12         .q(q),|
13         .load_w(load_w)
14     );
15
16     always #10 clk = ~clk;
17
18     initial begin
19         reset = 1; clk = 0; load_w = 1; //一開始先reset，將時脈歸0
20         #15 reset = 0;
21         #1000 $stop;
22     end
23 endmodule
```

➤ compile.do

```
simulation > modelsim > compile.do
1  #vlib work
2
3
4
5  # -----
6  vlog ../tb/testbench.sv
7  vlog ../design/counter_reg.sv
8
9
10
11
12
13  # -----
14
```

➤ sim.do


```
simulation > modelsim > sim.do
1  vsim -voptargs=+acc work.testbench
2  view structure wave signals
3
4  do wave.do
5
6  log -r *
7  run -all
8  |
```

➤ wave.do

simulation > modelsim > wave.do

```
1  onerror {resume}
2  quietly WaveActivateNextPane {} 0
3
4  #add wave -noupdate -divider {TOP LEVEL INPUTS}
5
6  #add wave -noupdate -format Logic /testbench/clock
7  #add wave -noupdate -format Logic /testbench/rst
8
9
10
11 add wave -noupdate -divider {adder}
12
13 add wave -noupdate -format logic          /testbench/counter_reg1/reset
14 add wave -noupdate -format logic          /testbench/counter_reg1/clock
15 add wave -noupdate -format Literal -radix Unsigned /testbench/counter_reg1/load_w
16 add wave -noupdate -format Literal -radix Unsigned /testbench/counter_reg1/a
17 add wave -noupdate -format Literal -radix Unsigned /testbench/counter_reg1/b
18 add wave -noupdate -format Literal -radix Unsigned /testbench/counter_reg1/q
```

● 模擬結果與結果說明：




a(cnt1)從 0~9，b(cnt2)從 0~4 然後加起來，當 load_w = 1 時，會將上一次的結果載入

二、紅綠燈

● 實驗說明：

1. 用 FSM(Finite State Machine)實作紅綠燈
2. 第一組紅綠燈(R[0], Y[0], G[0]) 由紅燈為起點依序變換為 綠燈→黃燈..
3. 第二組紅綠燈(R[1], Y[1], G[1]) 根據地一組紅綠燈的狀態顯示 綠燈→黃燈→紅燈..
4. 以 R 表示紅燈、Y 表示黃燈、G 表示綠燈。
5. 1 表示燈亮，0 表示燈滅，最後輸出[1:0]R、[1:0]Y、[1:0]G。

● 系統硬體架構方塊圖（接線圖）：



截圖請善用 win+shift+S

```

1 `timescale 1ns/10ps
2 module RYG_light(
3     input clk,           //時脈
4     input reset,         //reset
5     output logic[1:0] R,  //紅燈
6     output logic[1:0] Y,  //黃燈
7     output logic[1:0] G   //綠燈
8 );
9
10     logic [3:0] ps,ns;    //現在狀態 下一個狀態
11     logic [5:0] tp;       //燈的變化
12
13     always_ff @(posedge clk) //fsm
14     begin
15         if(reset)
16             ps <= #1 0;
17         else
18             ps <= #1 ns;
19     end
20
21     always_comb
22     begin
23         case(ps)           //每一種狀態對應到不同燈
24             0:
25                 begin
26                     ns = 1;
27                     tp = 6'b100001; //對應到R[0]Y[0]G[0]R[1]Y[1]G[1]
28                 end
29             1:
30                 begin
31                     ns = 2;
32                     tp = 6'b100001;
33                 end
34             2:
35                 begin
36                     ns = 3;
37                     tp = 6'b100001;
38                 end
39             3:
40                 begin
41                     ns = 4;
42                     tp = 6'b100001;
43                 end
44             4:
45                 begin
46                     ns = 5;
47                     tp = 6'b100001;
48                 end
49             5:
50                 begin
51                     ns = 0;
52                     tp = 6'b100001;
53                 end
54         endcase
55     end
56 endmodule

```

```

47
48
49 begin
50     ns = 5;
51     tp = 6'b100001;
52 end
53
54
55 begin
56     ns = 6;
57     tp = 6'b100001;
58 end
59
60
61 begin
62     ns = 7;
63     tp = 6'b100010;
64 end
65
66
67 begin
68     ns = 8;
69     tp = 6'b100010;
70 end
71
72
73 begin
74     ns = 9;
75     tp = 6'b001100;
76 end
77
78
79 begin
80     ns = 10;
81     tp = 6'b001100;
82 end
83
84
85 begin
86     ns = 11;
87     tp = 6'b001100;
88 end
89
90
91 begin
92     ns = 12;
93     tp = 6'b001100;
94 end
95
96
97 begin
98     ns = 13;
99     tp = 6'b001100;
100 end
101
102
103 begin
104     ns = 14;
105     tp = 6'b001100;
106 end
107
108
109 begin
110     ns = 15;
111     tp = 6'b010100;
112 end
113
114
115 begin
116     ns = 0;
117     tp = 6'b010100;
118 end
119 endcase
120 end
121
122 assign R[0] = tp[5]; //將tp的值給output
123 assign Y[0] = tp[4];
124 assign G[0] = tp[3];
125 assign R[1] = tp[2];
126 assign Y[1] = tp[1];
127 assign G[1] = tp[0];
128
129 endmodule

```


✧ testbench

```
simulation > tb > ≡ testbench.sv
1  `timescale 1ns/10ps
2  module testbench;
3
4      logic reset;           //重置
5      logic clk;             //時脈
6      logic [1:0] R,Y,G;     //輸出
7
8      RYG_light RYG_light1[0]
9          .reset(reset), //()內的變數為tb的變數，"."後面為RYG_light.sv的變數，將2者對應起來
10         .clk(clk),
11         .R(R),
12         .G(G),|
13         .Y(Y)
14     ];
15
16     always #10 clk = ~clk;
17
18     initial begin
19         reset = 1; clk = 0; //一開始先reset，將時脈歸0
20         #15 reset = 0;
21         #1000 $stop;
22     end
23 endmodule
```

✧ wave.do

```
simulation > modelsim > ≡ wave.do
1  onerror {resume}
2  quietly WaveActivateNextPane {} 0
3
4  #add wave -noupdate -divider {TOP LEVEL INPUTS}
5
6  #add wave -noupdate -format Logic /testbench/clk
7  #add wave -noupdate -format Logic /testbench/rst
8
9
10
11  add wave -noupdate -divider {adder}
12
13  add wave -noupdate -format logic /testbench/RYG_light1/reset
14  add wave -noupdate -format logic /testbench/RYG_light1/clk
15  add wave -noupdate -format logic /testbench/RYG_light1/R\[0\]
16  add wave -noupdate -format logic /testbench/RYG_light1/Y\[0\]
17  add wave -noupdate -format logic /testbench/RYG_light1/G\[0\]
18  add wave -noupdate -format logic /testbench/RYG_light1/R\[1\]
19  add wave -noupdate -format logic /testbench/RYG_light1/Y\[1\]
20  add wave -noupdate -format logic /testbench/RYG_light1/G\[1\]
21
```



✧ Sim.do

```
simulation > modelsim > ≡ sim.do
1  vsim -voptargs=+acc work.testbench
2  view structure wave signals
3
4  do wave.do
5
6  log -r *
7  run -all
8
```

✧ Compile.do

```
simulation > modelsim > ≡ compile.do
1  #vlib work
2
3
4
5  # -----
6  vlog ../tb/testbench.sv
7  vlog ../../design/RYG_light.sv
8
```

● 模擬結果與結果說明：



和模擬圖長得一模一樣!!!

● 結論與心得：

寫了紅綠燈後更加了解 fsm 的強大之處，如果沒有用 fsm，code 一定會很複雜。Fsm 很單純的就是把狀態寫出來，然後照著狀態給值，就成功了!這個單元也是我最喜歡的單元，我覺得很好玩!!