

Verfahren der HW-Systementwicklung

Manual Teile A-B-C

Revision: 22. November 2012

Inhaltsverzeichnis

A Schema CAE-Tool Altium Designer	A-3
A.1 Kurzanleitung ALTIUM Designer ALTIUM-DXP	A-3
A.1.1 Hauptprogrammstruktur der ALTIUM-Tools	A-3
A.1.2 Begriffe, File-Extensions und allgemeine Hinweise	A-5
A.1.2.1 Design-Flow	A-5
A.1.2.2 Begriffe	A-6
A.1.3 Oberfläche und erste Schritte zur Projekteröffnung	A-7
A.1.3.1 Oberfläche anlegen	A-7
A.1.3.2 Projekt öffnen	A-7
A.1.3.3 Erläuterung der wichtigsten Toolbars	A-8
A.1.4 Hinweise	A-9
A.1.4.1 Wichtige Tasten	A-9
A.1.4.2 Wichtige Schritte	A-9
A.1.4.3 Komponentenmenüs, globale Änderungen (Inspektor)	A-12
A.1.5 Symbol-Editor	A-14
A.1.6 HOT-KEYS, Shortcuts	A-15
A.2 Manuals, Übersicht ALTIUM Dokumentationen	A-16
A.3 ALTIUM Bauteilsymbol Bibliotheken	A-17
A.3.1 Index-Übersicht aller Hersteller-Bibliotheken (*.INTLib)	A-17
A.3.2 Symbole von Standardlogik.SchLib, SPICE_HSLU.SchLib und TORE.SchLib	A-18
A.3.3 Symbole von DEVICE_HSLU.SchLib	A-19
B Printlayout CAE-Tool Altium Designer	B-1
B.1.1 Hauptprogrammstruktur der PCB-Tools	B-1
B.1.2 Designflow PCB	B-2
B.1.3 Begriffe, File-Extensions, Tasten und allg. Hinweise	B-3
B.1.3.1 Wichtige Tasten	B-3
B.1.3.2 Layers	B-4
B.1.3.3 Grids und Distanzmessungen	B-4
B.1.4 Oberfläche	B-5
B.1.4.1 Oberfläche anlegen	B-5
B.1.4.2 Die wichtigsten Toolbars und Icons	B-7
B.1.5 Wichtige Schritte und generelles Vorgehen	B-8
B.1.5.1 Konfigurationen und Vorbereitungen	B-8
B.1.5.2 Datenübergabe	B-10
B.1.5.3 Plazieren der Bauteile mit Rooms	B-10
B.1.5.4 Topologie (From- To- Editor) →	B-10
B.1.5.5 Leiterbahnen verlegen (Routen)	B-11
B.2 Ausführliches Manual Altium Designer PCB	B-12
B.3 Footprintbibliotheken (1:1)	B-13
B.3.1 std_HSLU.PcbLib	B-13
B.3.2 ic_HSLU.PcbLib	B-14
B.3.3 smd_HSLU.PcbLib (Auszug)	B-16


B.3.4	con_HSLU.PcbLib	B-17
B.3.5	div_HSLU.PcbLib	B-18
B.3.6	String_HSLU.PcbLib	B-18
B.4	Leiterplattenherstellung an der HSLU	B-19
B.4.1	Übersicht	B-19
B.4.2	Fertigungstechnische Bestimmungen	B-20
B.4.2.1	Eckdaten der Produktion	B-20
B.4.2.2	Verwenden verschiedener Layer	B-21
B.4.3	Checkliste	B-22
B.4.4	Fabrikationsdaten	B-23
B.4.4.1	Allgemeines	B-23
B.4.4.2	NC-Drill-Format	B-23
B.4.4.3	GERBER-Format	B-24
B.4.4.4	Erzeugen von Gerber- und NC-Drill-Daten unter Altium Designer	B-25
	Exportieren der erzeugten Daten:	B-25
B.4.5	Umsetzen, validieren und senden der Fabrikationsdaten	B-26
B.4.5.1	Allgemeine Beschreibung	B-26
B.4.5.2	Daten erfassen (PCB2mill)	B-26
B.4.5.3	Daten Überprüfen (PCB2mill)	B-28
B.4.5.4	CAM-Datei erzeugen (CircuitCAM)	B-29
B.4.5.5	Senden der Produktionsdaten (PCB2mill)	B-30
C	SPICE-Simulation mit ALTium Designer	C-1
C.1	Einleitung	C-1
C.1.1	Wichtige Referenzdokumente	C-1
C.1.2	Einleitung zur Simulation mit PSPICE, Geschichte	C-2
C.1.3	Grundsätzliches zur SPICE-Syntax	C-2
C.2	Allgemeine Vorgehenscheckliste	C-3
C.3	Details zur SPICE-Syntax	C-8
C.3.1	Analysearten	C-8
C.3.2	Weiteres zur Sprachsyntax	C-9
C.3.2.1	Zeichen, Abkürzungen und Knotenfolge	C-9
C.3.2.2	Quellen	C-9
C.3.3	Zur Arbeit mit der grafische Oberfläche (Charts und Plots)	C-11
C.3.4	Weitere Steueranweisungen (Direktiven)	C-12

A Schema CAE-Tool Altium Designer


A.1 Kurzanleitung ALTIUM Designer ALTIUM-DXP

A.1.1 Hauptprogrammstruktur der ALTIUM-Tools


Die Server-Client Struktur der Altium-Werkzeuge ist wie folgt gegeben:



Das Zusammenspiel zwischen dem Schema und dem PCB-Programmteil innerhalb des Design Explorers lässt sich wie folgt verstehen:




Das Gleiche bildlich erläutert (Quelle: ALTIUM Manuals):



A.1.2 Begriffe, File-Extensions und allgemeine Hinweise

A.1.2.1 Design-Flow



V.Härrli/Ph.Schwarz
Anhang A-B-C

A.1.2.2 Begriffe

- Component:** (Komponente) Ein Bauteil, das als Symbol im Schema platziert wird und dem ein Modell und ein Footprint, sowie weitere Eigenschaften zugeordnet sind. Eine Komponente kann aus mehreren → "Parts" bestehen.
- Comment:** Ist im Untermenü bei den Bauteilen die Wert- oder Namensangabe (z.B. 4.7kΩ, 74HC00, 1.5nF, etc.)
- Symbol:** Die graphische Repräsentation einer Komponente. Das Symbol einer Komponente besteht aus grafischen Elementen und den Pins, die elektrische Eigenschaften haben.
- Part:** Teilfunktion einer Komponente. Z.B. ein einzelnes NAND Tor innerhalb eines 74HC00 Logikbausteins, oder ein Widerstand innerhalb eines Widerstandarrays.
- Footprint, Outline:** (Bauteilumrisse) Das physikalische Aussehen einer Komponente. Diese Information ist im PCB Teil massgebend für den Aufbau auf der Printplatte. Meist wird diese Information auf dem "Top Silkscreen Overlay" Layer auf dem Print abgebildet (Siebdruck mit Bauteilumrissen).
- Model:** Die Abbildung einer Komponente durch Parameter, z.B. für die Simulation.
- Designator:** (Bauteilbezeichner) Ein eindeutiger Identifikator der Komponente, der meist einen normgerechten Anfangsbuchstaben hat (z.B. R für Widerstand, C für Kapazität, U für ein IC) und durchnummeriert wird. Ein Part wird mit hinten angehängtem Buchstaben unterteilt: z.B. U1 für ein 74HC00 Baustein, wobei die Parts (einzelne Tore) die Bezeichnungen U1A, U1B, etc. erhalten. NB. Die HSLU Bibliothek "SPICE_HSLU.SchLib" stellt Ihnen für alle Buchstaben das entsprechende Symbol zur Verfügung.
- Library:** Schema-, Footprint- und Modellbibliotheken.
- Netlist (Netzliste):** Bindeglied Schema zu PCB Programmteil. Sie wird unter "Project-CompileDocument..." erzeugt und enthält im ersten Teil die Auflistung aller Bauteile mit den zugehörigen Infos und im 2.Teil das Verzeichnis aller existierenden, elektrischen Netze.
- EXTENSIONS:**
- *.PrjPCB Ein Layoutprojekt, auch nur Schemaprojekt (gegenüber FPGA Projekt)
 - *.SchDoc Schema Filebezeichnung
 - *.PcbDoc PCB Filebezeichnung
 - *.SchLib Filebezeichnung für Schemabibliothek, Einzelfiles
 - *.PcbLib Filebezeichnung für Layout-Bibliothek, Einzelfiles
 - *.IntLib Integrierte Bibliotheken
- SONSTIGES:**
- HELP-Funktionen:**
1. Auf ein Element zeigen und Funktionstaste F1 drücken.
 2. HELP unten rechts: hier kommt man u.a. auf das Knowledge Center, das sehr ausführliche Hilfe bereitstellt. Z.B. für "rooms": ↗




V.Härrli/Ph.Schwarz
Anhang A-B-C

A.1.3 Oberfläche und erste Schritte zur Projekteröffnung

A.1.3.1 Oberfläche anlegen

Für die Ausgangsoberfläche sei folgende Darstellung empfohlen:



Dazu kommen Sie auf einem narrensicheren Weg, wenn Sie alle Fenster schliessen und unter „View-WorkspacePanel-System..“ wählen „Libraries“ und Projects“.

Alternativ: Tastenkombination: "V → W → S → L" und "V → W → S → P".

Am besten platzieren Sie beide Fenster ganz links übereinander wie oben gezeigt.

Nun können Sie mit den Registergriffen unten zwischen „Project“ und „Libraries“ wählen. Wählen Sie zuerst den Project Browser.

A.1.3.2 Projekt öffnen

Um ein Schema oder ein Schema/Layout Projekt anzulegen wählen Sie „File → New → Project → PcbProject“.

Auf der 1. Zeile des Project Browsers erscheint nun der dummy Projektname. Mit rechter Maus „Save as...“ wählen, ein Unterdirectory Name wählen und mit identischen Filenamen die *.PrjPcb Datei abspeichern.


Die 2. Zeile (Source Documents) hat noch ein rotes Icon, da noch kein Schema definiert wurde. Dazu 1. Zeile anwählen und „File→New→Schematic“ wählen.

Sofort wieder mit rechter Maus und geeignetem Filenamen die Datei abspeichern.

Mit rechter Maus auf Filenamen (als Registerklappe dargestellt) ermöglicht schliessen der Dateien. Die Default-Vorlage wählt man aus unter "Preferences-System-NewDefaultFile".

Die Ordnung der Projektstruktur kann unter den Optionen (*) gewählt werden.

Wenn "Project order" gewählt wird, kann Reihenfolge mit der Maus erstellt werden.




A.1.3.3 Erläuterung der wichtigsten Toolbars

Die „Utilities“ und „Wiring“ Toolbars sind unter „View→Toolbars...“ einzuschalten und rechts aussen, wie auf der Vorderseite ersichtlich, zu platzieren.

Zusammen mit der Haupttoolbar seien die Bedeutungen der Icons nachfolgend kurz erläutert.

Die Haupttoolbar:



Utilities Toolbar

Utility Tools (Grafik)
Alignment (Ausrichtung)
Power Ports
Digitalbauteile
Simulationsquellen
Grids

Wiring Toolbar

Elektrische Verbindung
Busverbindung
Bus-Entry
Netlabel
PowerPort
PowerPort
Plazierung Komponente
Sheet Symbol
Sheet Entry
Global Port
No ERC




A.1.4 Hinweise

A.1.4.1 Wichtige Tasten


1. TAB: Vor jeweiligem Platzieren Einstellungen in Untermenu vornehmen.
2. CTRL und l. Maustaste: DRAG (Verbindungen werden mitverschoben!).
3. Nur linke Maustaste: MOVE (=ohne Verbindungen, nur Bauteile)
4. SHIFT und l. Maustaste: wahlweise selektieren
5. Zwischenablage: wie WINDOWS für die selektierten und angeklickten Elemente.
6. SPACEBAR: Ändert den Modus. z.B. Linien Frei/90°/45°; oder Bauteil-Drehung um 0,90, 180 oder 270°, etc.
7. Für Texte und Komponenten kann vor dem Absetzen mit "X" ein Spiegeln entlang der X-Achse, mit "Y" ein Spiegeln entlang der Y-Achse erreicht werden!
8. END bewirkt ein neuer Bildschirm-Aufbau
9. HOME baut das Bild so neu auf, dass vorherige Cursorposition die neue Bildmitte darstellt.
10. ZOOM-Funktionen: PG-UP, PG-DOWN

A.1.4.2 Wichtige Schritte

- Das Plazieren der Komponenten erfolgt durch Ziehen des Bauteils ab dem Library-Browser auf das Sheet, oder durch Anklicken des Icons rechts . Vor dem Absetzen kann mit der TAB Taste das Untermenu eingestellt werden. Erhält der Designator eine Zahle (z.B. R2), so ist der Auto-Inkrement Mode eingestellt. Wenn mehrmals die gleiche Komponente platziert wird, erhöht sich der Designator automatisch!

Eine praktische und schnelle Art der Duplizierung von Bauteilen ist durch das Zeigen auf eine Komponente, Drücken von Shift und Wegziehen dieser Komponente möglich.


ALTIUM zeigt bei Fehleingaben eine rote Wellenlinie neben den Bauteilen, wenn z.B. gleiche Designators mehrmals vorkommen, oder Werte und Designators verwechselt eingegeben werden.



Die Bauteilumrisse für das PCB Programm (Layouten), sofern das Projekt nicht ausschliesslich ein Schema ist, werden am besten gleich jetzt schon in das Komponenten-Untermenu eingetragen. Doppelklick auf das Bauteil, dann rechts unten auf "Add" (1), dann als Model Type auswählen "Footprint" (2) und dann den Footprint auf der entsprechenden Bibliothek auswählen (3).


Neue Parameter wie Footprints oder ClassName zum Gruppieren von Bauteilen für das Layout (vgl. Rooms) erfolgen am besten mit dem **"Parameter Manager"** (Tools-Parameter Manager).

Wird die "Lock Pin" Option ausgeschaltet (4), so sind die Pins beliebig verschieb- und platzierbar.




Bei ICs ausgeblendete Speisungs-Pins (z.B. Logik-ICs) wurden im Symbol-Editor als "hidden" (versteckt) definiert und können aber sichtbar gemacht werden durch Doppelklick auf das Bauteil und wählen der Option "ShowAllPinsOnSheet(EventIfHidden)"


Verbindungen: Zu unterscheiden sind grafische (Utility-Tools) und physikalische Verbindungen (WIRING-Tools). Hier seien die Möglichkeiten für physikalische Verbindungen angegeben:

Eine physikalische Verbindung besteht, wenn mit WIRE  aus den WIRING-Tools die Enden von Pins miteinander verbunden werden. Der Snap-Grid und Magic-Cursor hilft, genau die Enden zu treffen. Werden nicht exakt die Enden von Linien angehängt, erscheint die Verbindung auf den Netzebenen nicht, d.h. die Verbindung ist für das PCB-Programm nicht existent. Shortcut: "P → W".





"Leere" Leitungen (nicht angeschlossen) werden in der Netzliste genau dann als Netze aufgeführt, wenn sie im Schema mit Netlabels versehen werden.




- Mit einer JUNCTION  können sich kreuzende Verbindungen elektrisch verbunden gemacht werden ("rechte Maustaste → Place → ManualJunction") oder mit Shortcut "P → J".



N.B.: Bewusst gewollte Kreuzungen sind möglich, wenn unter "Preferences-Schematic-General" die Option "optimize wires&busses" gelöscht wird.

- NET-LABELS  dienen der Identifikation eines Netzes (=zusammenhängende Verbindungen und sollten immer gesetzt werden. Ohne Netz-Angabe nummeriert ALTIUM die Netze in der Netzliste automatisch. Ein Netname lautet dann z.B. NetD1_1. Dies ist ein Netz das von der Diode D1 Pin startet.


Ein Netlabel muss innerhalb des benachbarten Rasterfeldes (Snap-Grid) platziert werden, damit eine Zugehörigkeit zum WIRE generiert wird.

- PORTS  werden an den Enden der WIRES angehängt und stellen Verbindungen zu gleichnamigen Ports dar, welche anderswo platziert sind und den gleichen Namen haben. Sie können Inputs, Outputs oder Bidirektionale sein.
- POWER-PORTS  sind spezielle Ports mit der Bedeutung von Speisenzuleitungen. Es stehen verschiedene grafische Symbole zur Verfügung. Alle Power-Ports mit gleichem Namen bilden zusammenhängende Nets.
- BUS-Linien (BUS , BUS-ENTRY  der WIRING-Tools) sind genau genommen nur grafische Linien. Um elektrische Verbindungen zu erhalten muss jeder in den BUS einmündende Anschluss mit einem NETLABEL versehen werden.

- Mit Sheet Symbolen  können Hierarchien erstellt werden. Im Sheetsymbol können Signalschnittstellen mittels dem Sheet-Entry Symbol  platziert werden. Zum Vorgehen bei der Hierarchieerstellung: es können ab den Sheetsymbols neue Schemaseiten oder umgekehrt, aus bestehenden Sheets Symbole erzeugt werden. Die entsprechenden Befehle befinden sich unter „Design → CreateSheetSymbolFromSheet“, bzw. „Design → CreateSheetFromSymbol“. Die Hierarchie ist dann im Projektbrowser ersichtlich. Damit die Netzlistenerzeugung mit den Ports im Sheet-Symbol und den untergeordneten Sheets richtig zusammenspielt, muss unter "Project→ProjectOptions→Options" der "NetIdentifierScope" richtig eingestellt werden.
- ERC Electrical Rule Check: Zum Schluss sind unter "Project → ProjectOptions" die "ConnectionMatrix" (welche Typen von Signalschnittstellen sollen gecheckt werden) und die "Error Reporting" Einstellungen festzulegen. Danach wird das Projekt kompiliert ("Project→Compile") und die Fehlermeldungen analysiert. Mit  (No ERC) auf einem Pin platziert kann erreicht werden, dass dieser Pin nicht in den ERC miteinbezogen wird.



- Das Sichtbarmachen und Auffinden von Komponenten erfolgt am besten mit dem Panel "SCH List", das unten rechts aufgerufen werden kann:



View/Edit, die Art der Auswahl, Blatt/ganzes Projekt und Elemente Art können angegeben werden, worauf die entsprechenden Angaben im Tabellenfeld, deren Spalten ebenfalls konfigurierbar sind, erscheinen.


- Alle Optionen bekommt man in nur einem Untermenü, wenn "O" gedrückt wird. Die Preferences enthalten alle Konfigurationseinstellungen. Sie können auch unter "DXP → Preferences" aufgerufen werden. Einstellungen zum aktuellen Schemablatt liegen unter "DocumentOptions". Die unter "Parameters" eingegeben Textstrings können auf den Dokumenten mittels "SpecialStrings", einer Art Feldfunktion, erscheinen. Dazu muss eine Textzeile mit "=" begonnen und der Parametername angegeben werden.

z.B. "=title" (ersetzt die Zeile mit dem Text in der Parameterzeile "title")

Ist in den Preferences unter "Graphical" "ConvertSpecialString" angewählt, so wird diese Feldangabe mit dem Text in den Parameterzeilen ersetzt. Defaultmässig ist der Blattkopf bereits mit solchen "SpecialStrings" versehen. Defaultnamen für die Parameter sind:

Address1	CurrentTime	Organization
Address2	Date	PageSetup
Address3	DocumentFullPathAndName	Projektname
Address4	DocumentName	Revision
ApprovedBy	DocumentNumber	Rule
Author	DrawnBy	SheetNumber
CheckedBy	Engineer	SheetTotal
CompanyName	ImagePath	Time
CurrentDate	ModifiedDate	Title

- Texte: Überstriche werden bei bestimmten Textfeldern (z.B. Netlabels, Pin-Namen...) dadurch gebildet, dass nach jedem Buchstaben ein Backslash ("\") gesetzt wird.



Für z.B. das Netlabel RESET muss ".\" geschrieben werden:

Angewählte Texte sind durch drücken der SPACEBAR dreh- und mit X,Y und spiegelbar.


- Reports und Materiallisten: Es sind unter anderem die Formate *.XML, *.CSV und *.XLS für Materiallisten unter "Reports → Bill of Material" erzeugbar. *.XLS sowie *.CSV können in Excel weiterverarbeitet werden.

A.1.4.3 Komponentenmenüs, globale Änderungen (Inspektor)

Durch Doppelklick auf ein Bauteil gelangt man ins Untermenü. Mindestens der „Designator“ (z.B. R12) und der „Comment“ (z.B. 12kΩ) müssen ausgefüllt werden. Die Textfelder können auch direkt durch Anklicken auf dem Sheet editiert werden.

ALTIUM beinhaltet ein sehr ausgeklügeltes Änderungssystem, mit dem die verschiedensten Eigenschaften für die spezifizierten Bauteile global geändert werden können. Das Vorgehen besteht aus zwei Teilen, dem Auswählen und dem Ändern:


1. **Zuerst suchen aller Bauteile, für die Änderungen vorzunehmen sind:** Das Auffinden von Komponenten erfolgt mit rechter Maus und „Find Similar Objects“. Bevor OK angeklickt wird, müssen die Häkchen für **"Mask Matching"**, **"select matching"** und **"run inspector"** gesetzt werden (1). Die spezifizierten Bauteile bleiben sichtbar, die Restlichen treten in den Hintergrund. Das Häkchen "Mask Matching" schaltet den Filter ein, der alles andere in den Hintergrund (nur noch leicht sichtbar) rückt. NB. Der Filter ist wieder aufhebbar mit dem Button "Clear" unten rechts auf der Oberfläche.
2. **Im Inspector dann die globalen Änderungen vornehmen.** NB. der "Inspector" kann auch über "SCH-Inspector" rechts unten gefunden werden. Beispiel: Alle Kapazitäten mit dem Designator "C*" (* ist Platzhalter, z.B. für C23, C_12...) werden selektiert, indem rechts "same" ausgewählt (2) und im Inspektor von 1.0nF (3) auf 2.2nF gesetzt (4) wird: Dabei wurden in diesem fall 6 Elemente geändert (5).



Auch über "SCH" findet sich "LIST" (Shift+F12): für alle selektierten Bauteile werden alle Eigenschaften tabelliert und ein Export nach EXCEL ist möglich. Es ist auch umgekehrt möglich, die Herstellerdaten mittels LIST direkt allen selektierten Komponenten weiterzugeben.

V.Härrli/Ph.Schwarz
Anhang A-B-C



Wird alles selektiert, so kann in der Liste gefiltert werden nach Part, NetLabel, Wire, etc. . Es werden immer nur die Spalten angezeigt, die für alle Objekte definiert sind.



Ob.	X1	Y1	Description	Mirror	Lock	Lock Part ID	Pins Lock	File	Config	Library	Library Ref.	Component Desig.	Display Mode	C.	Part Comment	Current Footprint	Component Type	Show Hi
Part	4590mil	5200mil	0 Deg Normaler Widerstand	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	R?	R3	Normal		5.6k	A\3AL0.6	Standard	
Part	3300mil	5100mil	0 Deg Normaler Kondensator	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	C?	C1	Normal		2.2nF	No footprint defined	Standard	
Part	4200mil	5200mil	270 D+ Normaler Kondensator	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	C?	C3	Normal		470nF	No footprint defined	Standard	
Part	2990mil	5200mil	0 Deg Normaler Widerstand	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	R?	R4	Normal		5.6k	A\3AL0.6	Standard	
Part	5200mil	5300mil	0 Deg NPN Bipolar Transistor	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	Q? NPN	Q1	Normal		2N2222	T0-39	Standard	
Part	5100mil	4790mil	90 Deg Normaler Widerstand	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	R?	R7	Normal		100k	A\3AL0.6	Standard	
Part	5100mil	5490mil	90 Deg Normaler Widerstand	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	R?	R5	Normal		470k	A\3AL0.6	Standard	
Part	5400mil	4490mil	90 Deg Normaler Widerstand	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	R?	R8	Normal		4.7k	A\3AL0.6	Standard	
Part	5400mil	5790mil	90 Deg Normaler Widerstand	<input type="checkbox"/>	<input type="checkbox"/>	<input type="checkbox"/>	<input checked="" type="checkbox"/>		*	SPICE_HTA.SCHLIB	R?	R6	Normal		1k	A\3AL0.6	Standard	

Guten Aufschluss über die verschiedensten Infos gibt auch das Navigator-Panel (einschaltbar unter: „View → WorkspacePanels → DesignCompiler → Navigator“):

Schnellsuche: Die im Navigator sichtbaren Elemente können angeklickt werden, wodurch nur noch gerade dieses Element auf dem Schema im Vordergrund sichtbar ist, alles andere verschwindet im Hintergrund (z.B. Pin 1 von C1). Die Infos werden sichtbar, nachdem das Dokument „compiliert“ wurde, was soviel heisst, wie „Datenbank à jour bringen“. Dies geht mit „Project → CompileDocument xy“.

Instance	Comment	Type
C1	C?	Component
C1-1	Passive	Pin
C1-2	Passive	Pin
C2	C?	Component
C3	C?	Component
C4	C?	Component

Signal	Width
C1_1	1
C1_2	1
C2_1	1
C2_2	1
0V	1
+5	1
GND	1


Component Pins	Designator	Type
E?1	Passive	Pin
E?2	Passive	Pin
E?3	Passive	Pin
E?4	Passive	Pin

Preferences, Options: unter "DXP → Preferences", Design → Document Options..., bzw. rechte Maustaste unter "Options", oder am einfachsten mit Taste O (Option submenu).


A.1.5 Symbol-Editor

Schemasymbol-Bauteilbibliotheken können unter "File" geöffnet werden. Neue leere Bibliotheken (*.SchLib) werden unter "File → New → Library → SchematicLibrary" erzeugt. Projektbibliotheken, die alle Bauteile des Schemas enthalten, werden erzeugt durch "Design → MakeSchematicLibrary". Sie erhalten dann den gleichen Namen wie das Projekt. Bauteile werden kopiert, indem man die Quellbibliothek öffnet, die Komponente auswählt und "Tools → CopyComponent" wählt. Danach ist die "DestinationLibrary" anzugeben.

Mit Doppelklick auf ein Bauteil im Browser kann ein Bauteil editiert werden. Ebenso kann beim Zeigen auf ein Bauteil mit rechter Maus "Edit" zum öffnen des Schema Library Editors gewählt werden. Mit dem Button "Add" kann ein neues leeres Bauteil hinzugefügt werden. Ein Symbol für dieses kann mit den folgenden Toolbars gezeichnet werden:




Im Library-Editor werden nebst grafischen Elementen die elektrischen Pins gesetzt. Hier ist darauf zu achten, dass die richtige Seite gegen das Bauteil gerichtet ist, da sonst keine elektrische Verbindung besteht:



Zum ORIGIN: Im Symbol-Library-Editor müssen Sie ein neues Bauteil unbedingt im Origin platzieren (=0/0, Fadenkreuz!), da sich der Offset sonst auf die Platzierung überträgt und dadurch das Bauteil ausserhalb des Blattes zu liegen kommen kann.

Oft braucht man beim Pin-Namen im IC Überstriche als Invertierungszeichen. Die Überstriche müssen durch "Backslashes" zwischen den Buchstaben erzeugt werden.

Z.B. folgt aus der Texteingabe: R\e\s\e\t\ die Darstellung:



Das praktische Arbeiten mit Bibliotheken führt auf drei typische Prozesse:

1. Editieren bestehender Bauteile: im Library Browser auf Komponente zeigen und rechte Maus "Edit component".
NB. Werden Bauteile verändert, so lässt sich aus der Bibliothek heraus mit "Tools-Update Schematics" das Schema auf die neuen Bauteile hin updaten.
2. Erstellen einer neuen Library durch "File-New-Library-Schematic Library"
3. Erstellen einer projektspezifischen Bibliothek mit allen auf den Sheets verwendeten Bauteilen, was der Archivierung des Projekts dienlich ist: Schemablatt wählen, dann Menüpunkt "Design-Make schematic library"

A.1.6 HOT-KEYS, Shortcuts

NB. Mit Buchstaben-Kürzeln kann man effizient durch die Menus navigieren!

P-W	Place Wire: Plazieren einer Verbindung
G	Grid-Modes duchtoggeln
F	Filemenu aufrufen
O	Options Menu: alle wichtigen Einstellungen finden sich in diesem Submenu
C,O	Menu der Projekt Optionen aufrufen
H	Help menu
P	Place menu, z.B. P → W für Place-Wire, eine Verbindung zeichnen
E	Edit menu
V	"View" menu (z.B. " V → W → S → P " : Workspace Panel "Project" einschalten)
B	"View-Toolbars" sub-menu
J	"Edit-Jump" sub-menu
A	"Edit-Align" sub-menu
S	Selection Untermenu aufrufen
S,A	Selct-all
X	Deselct Menu aufrufen
X,A	Deselect-all
Z	Zoom pop-up menu
N	PCB: Verstecken des Ratnest (Gummifäden)
L	PCB: Layer Menu zeigen (ins Leere zeigen) bzw. Komponente auf die andere Seite "flippen" (auf Komponente zeigen).
CTR+M	PCB: Distanz messen
+	PCB: Nächster Layer
-	PCB: Vorheriger Layer
*	PCB: Nächster Routing Layer
Q	PCB: umschalten metrisch-imperial Mass
TAB	Während Cursor aktiv: Untermenu
PAGE UP	Zoom in
PAGE DOWN	Zoom out
HOME	Cursorposition wird zur Blatt-Mitte
END	Bild refreshen
Spacebar	90Grad Drehung oder Verlegungsmode ändern
X	Entlang X Achse spiegeln
Y	Entlang Y Achse spiegeln
ESC	Menu verlassen
Shift+Spacebar	SCH und PCB zyklisches durchschalten des Zeichnungsmodus (90, 45Grad, etc.)
Right-Click	Kontext sensitives Menu
CTRL+F4	Aktives Dok schliessen
CTRL+Tab	offene Dokumente durchwählen
CTRL+Z,Y	Undo/Redo
CTRL+C,X,V	Zwischenablage, Standard Windows
CTRL+F	Text suchen
CTRL+H	Text ersetzen
F3	Finde nächste Instanz
F11	Run Inspector, für globale Änderungen
Shift+F12	LIST, für Anzeige der Bauteildaten im Spread-Sheet


A.2 Manuals, Übersicht ALTIUM Dokumentationen

Die Kurzanleitung A1 stellt die wichtigsten Informationen aus allen Dokumentationen zusammen. Das Ziel soll sein, dass nach einer im Unterricht erfolgten Einführung in die Tools mit dieser Kurzanleitung ein schnelles Nachschlagen der wichtigsten Infos möglich ist.

Daneben bietet Altium eine wirklich sehr gute Dokumentation aller Abläufe und Arbeitsschritte an. Vorab: Training Manual 2009.pdf, das Sie wie folgt im gepackten Verzeichnis finden:

\HSLU\Manuals_HSLU\ALTIUM

Ein Subset aller von Altium angebotenen PDF Files findet sich ebenfalls auf den Installations-DVD "Manuals":




Dort finden Sie folgende Zusatzinformationen:


MANUAL\GENERAL




MANUAL\SCH



MANUAL\PCB



MANUAL\SIMULATION



Der volle Satz aller Dokumente können Sie auch ab der Altium-Oberfläche aufrufen. Zudem hat es dort eine Vielzahl von Examples.

A.3 ALTIUM Bauteilsymbol Bibliotheken

Es werden Einzelbibliotheken (Schema: *.SCHLib, Layout: *.PCBLib) und integrierte Bibliotheken (*.INTLib), bei denen alle Teillinformationen in einer Datei sind, unterschieden. Das Handling mit Einzelbibliotheken ist empfohlen, da diese beliebig austauschbar sind. Das Handling der integrierten Bibliotheken ist schwieriger, ohne wesentliche Vorteile zu bringen. Die Herstellerbibliotheken sind integrierte Dateien, die für die HSLU zusammengestellten Bibliotheken, die Sie auch im Download-Archiv finden, sind Einzeldateien.

A.3.1 Index-Übersicht aller Hersteller-Bibliotheken (*.INTLib)


 3M	 Holtek Semiconductor	 Samsung
 Actel	 HSLU_PCB	 Samtec
 Agilent Technologies	 HSLU_SCH	 Sansen Technology
 Allegro MicroSystems	 IL Switch	 SHARP
 Alpha Microelectronics	 Infineon	 Sonix Technology
 Altera	 Integrated Device Technology	 Spansion
 AMCC	 International Rectifier	 ST Microelectronics
 AMP	 Intersil	 Sunplus Technology
 Amphenol	 Johanson Technology	 Sunridge Corporation
 Analog Devices	 KEMET Electronics	 Susumu
 Antenna Factor	 Keystone Electronics	 Suyin Corporation
 Antenova	 King Billion Electronics	 Teccor Electronics
 Astron Technology	 Kingfont	 Technik Industrial
 Atmel	 Kitagawa	 Telit Communications
 Attend	 Kobiconn	 Texas Instruments
 Avago	 Kycon	 Toshiba
 Bitwise Systems	 Lattice	 Vishay
 Bulgin	 Linear Technology	 Vitesse Semiconductor
 Burr-Brown	 Lumberg	 Western Digital
 C&K Components	 Maxim	 Wieson Technologies
 Chin Nan Precision Electronics	 Micrel	 Winbond Electronics
 Cirrus Logic	 Microchip	 Xilinx
 Cliff Electronic Components	 Micron Technology	 Zarlink Semiconductor
 C-MAC MicroTechnology	 Molex	 Zetex
 Contact Technology	 Morethanall	 Zilog
 Cooper Bussman Coiltronics	 Motorola	
 Cypress	 National Semiconductor	
 Dallas Semiconductor	 NEC	
 Device Sheets	 Newport Components	
 Digi International	 NXP	
 ECS	 Oki Semiconductor	
 Elantec	 OMRON	
 EPCOS	 ON Semiconductor	
 Fairchild Semiconductor	 OSRAM Opto Semiconductors	
 Freescale Semiconductor	 Panasonic	
 FTDI	 PCB	
 Generalplus Technology	 Philips	
 Gennum	 Projects Unlimited	
 Harris Suppression	 QuickLogic	
 HARTING	 Raltron Electronics	
 Hirose Electric	 Renesas Technology	
 Hitachi Semiconductor	 RF MicroDevices	

V.Härri/Ph.Schwarz
Anhang A-B-C


A.3.2 Symbole von Standardlogik.SchLib, SPICE_HSLU.SchLib und TORE.SchLib

NB. Standardlogik.SchLib ermöglicht die Darstellung von Standardlogik in verschiedenen Normen.


STANDARDLOGIK: z.B.:



SPICE:




TORE:



V.Härri/Ph.Schwarz


Anhang A-B-C

A.3.3 Symbole von DEVICE_HSLU.SchLib



B Printlayout CAE-Tool Altium Designer


B.1.1 Hauptprogrammstruktur der PCB-Tools



PCB: Layout-SW (**P**rinted **C**ircuit **B**oards): Entflechten der Leiterbahnen. Integriert ist ein Editor zur Erstellung der Bauteilumrisse (Outlines, Footprint). Die Netzliste liefert die Daten aus dem Schema.

Die angegebenen Footprintnamen im Schema (Defaultwerte des Schema-Editors oder mit Direkteingabe im Schema) rufen über die Netzliste hier die entsprechenden Outline-Bilder auf.

B.1.2 Designflow PCB



B.1.3 Begriffe, File-Extensions, Tasten und allg. Hinweise

→ Vgl. auch Anhang A1.2.

B.1.3.1 Wichtige Tasten

Wie in ADVANCED SCHEMATIC: PgUp, PgDn, TAB, SPACE, SPACE+SHIFT-Taste für den Mode (z.B. für Linienführung mit TRACK: wählen zwischen beliebiger Winkel, 90 Grad, 45 Grad, Bogen), und SPACEBAR (wählbar, ob z.B. Boden am zu Beginn oder am Schluss).

Zusätzliche Tasten im PCB Programmteil:

+ und - Taste:	Im PCB Editor können die + und - Tasten für das Toggeln zwischen den Layern benutzt werden.
* Taste	Die *-Taste der numerischen Tastatur erzeugt eine Durchkontaktierung zwischen Ober- und Unterseite bei doppelseitigen Leiterplatten.
O→B	Board Options
L	Layer Konfiguration und Farben
L und bewegen	PCB: bei bewegen der Komponente, diese auf die andere Seite "flippen"
N	PCB: Verstecken des Ratnest (Gummifäden) durch "Hide connections-all"
Q	PCB: umschalten metrisch- imperial Mass
Shift+H	Schaltet Vermassungsangaben ein/aus
Shift+M	Schaltet Lupe ein/aus
Shift+S	Umschaltung: alle Layer oder nur ausgewählter Layer sichtbar
CTR+D	Auswahl möglich für sichtbar/unsichtbar machen: Show/Hide
CTR+M	PCB: Distanz messen

B.1.3.2 Layers

Der Begriff des Layers ist im PCB zentral. Gemeint sind alle Lagen, die auf dem Monitor sichtbar gemacht werden können. Vorerst alle Kupferlagen (Bottom Layer und Top Layer und alle Innenlagen. Aber auch die Grids und verschiedene andere Informationen werden als Layer gehandelt. Das Layer- Menu für das Aktivieren und die Farbwahl der Layer wird mit Taste L gewählt. Nachfolgend die Auflistung der wichtigsten Layertypen:

- **Bottom Layer:** Hauptlayer für einseitige Platten (Nicht-Bestückungsseite)
- **Top Layer:** 2. Layer bei doppelseitigen Leiterplatten (Bestückungsseite)
- **Mid Layers:** 30 Innenlagen für Leiterbahnen
- **Internal (Power) Planes:** 16 innenliegende Speisungs- Layer
- **Mechanical Layer:** Leiterplattenumrisse: 16 verschiedene Layers
- **Keep-Out Layer:** bestimmt die Zonen der Leiterplatte, welche nicht benützt werden dürfen
- **Silk Screen Overlay:** Siebdruck Vorlage für Beschriftungen: oben und unten. Alle Footprint-Umrandungen sind z.B. auf dem "Top-Silk-Screen-Overlay" gezeichnet.
- **Solder Mask:** 2 Lötstoppmasken, oben und unten
- **Top/Bottom Paste:** 2 Masken für Pastenauftrag SMD, oben und unten
- **Drill- Layers:** 2 Layers für Bohrinformationen
- **Pads:** Löttaugen
- **Vias:** Durchkontaktierungen
- **Multilayer** Elemente, wie z.B. Pads, welche auf mehreren Layers vorkommen
- **Grid-Layers:** Hilfsraster für das Arbeiten mit PCB
- **Error Markers Layer:** zeigt Verletzungen der Rules an
- **Ratnest:** "Gummifäden" der noch nicht gerouteten Netze (Farbe wählbar unter den DXP\Preferences\PCB\Layer Colors..."Connections and From-Tos")

Die Zugehörigkeit eines Elementes zu einem Layer wird ausschliesslich durch denjenigen Layer bestimmt, welcher im Moment des Erzeugens angewählt ist.

Die eingestellten Layers sind am Fuss des PCB Blattes sichtbar:



Mit Shift+S kann umgeschaltet werden, dass alle Layer bzw. nur der angewählte Layer sichtbar ist.

B.1.3.3 Grids und Distanzmessungen

Das PCB verfügt über 4 Grids, welche sowohl in Zoll (Eingaben im INTEGER- Format mit der Bedeutung von MIL (=1/1000 Zoll), genannt **imperial- Format**), oder als Dezimalzahl (1 Kommastelle mit der Bedeutung von [mm], genannt **metric- Format**;) dargestellt werden können.

1. "Snap- Grid" (Positionierungsraster), sowie
2. "Electrical Grid", der beim Anspringen von Pads hilft,
3. "Visible Grid 1 für die Positionierungen und
4. "Visible Grid 2 für die Positionierungen.


Mit Tasten "O → B" (Options → Board Options) können die Rastereinstellungen vorgenommen werden. Distanzmessungen erfolgen mittels tasten "R → M" (Reports → Measure Distance). Einzelne Koordinatenpunkte können über das entsprechende Icon der Toolbar "Utilities" bestimmt werden.

V.Härrli / Ph.Schwartz
Anhang A-B-C


B.1.4 Oberfläche

B.1.4.1 Oberfläche anlegen

Die Altium Designer Oberfläche für den PCB Client ist mit der Oberfläche des Schema Clients sehr identisch. Der wesentlichste Unterschied besteht in der Toolbar.



V.Härrli / Ph.Schwartz
Anhang A-B-C




Als zusätzliches Workspace- Panel ist "**PCB**" sehr dienlich (Zoom und Auffinden von Bereichen, etc.). Einschalten durch unten rechts PCB → PCB oder Tastenkombination **V-W-P-P**.

Geladene Bibliotheken:

Bei einem neu generierten PCB-File sind automatisch die HSLU Standard Footprint-Bibliotheken implementiert (vgl. Installations-Daten):

- **con_HSLU.PcbLib** = Sammlung von Steckern (Connectors)
- **div_HSLU.PcbLib** = Sammlung von vereinzelt an der HSLU erstellten Outlines
- **ic_HSLU.PcbLib** = Sammlung von IC-Sockeln
- **smd_HSLU.PcbLib** = Sammlung von SMD-Bauteil- Outlines
- **std_HSLU.PcbLib** = Sammlung von Standard-Bauteilumrissen
- **string_HSLU.PcbLib** = Sammlung von Texten für Leiterplattenbeschriftung

B.1.4.2 Die wichtigsten Toolbars und Icons




Alle gezeichneten Elemente bestehen aus wenigen Grundelementen, den sog. Primitives. Zusatzinfos:

- **Tracks** sind die eigentlichen Leiterbahnen, die in Kupfer verlegt werden (Routing). **Lines** (aus den Utilities) sind ähnlich wie Tracks, sind aber an kein Netz gebunden, sondern nur grafische Linien.
- **PADs** werden normalerweise im Footprint festgelegt, können aber auch einzeln gesetzt werden. Zudem können sie durch Anklicken editiert werden.
- **VIAS** sind Bohrungen, welche nur der Durchkontaktierung dienen
- **Rooms**: Mit dem **Platzierungsraum**-Tool kann ein Bereich auf dem Layout definiert werden, in welchem die Bauteile, welche mit der Netzliste importiert wurden, platziert werden.
- **Komponenten** setzen: damit lassen sich von Hand Footprints von der Bibliothek setzen.

B.1.5 Wichtige Schritte und generelles Vorgehen

B.1.5.1 Konfigurationen und Vorbereitungen

- Neues File eröffnen: Zeigen Sie auf den aktuellen Projektnamen und mit "File → New → PCB" ein neues und leeres File erzeugen. Sie können auch ein vorhandenes Template unter dem Ordner "Templates" wählen. Das Aussehen des Boards kann unter "Design → Board Shape" vorgängig oder auch im Nachhinein jederzeit geändert werden. Alternativ kann von der Altium-Oberfläche ("Home-Page", vgl. Symbol rechts oben: ) angewählt werden "PrintedCircuitBoardDesign" und dann unter "PcbDocuments" wählen "CreatePcbProjectFromTemplate".

Ein geeignetes Vorgehen kann auch darin bestehen, ein genügend grosses Layout-Blatt zu eröffnen, dann die mechanischen Abmessungen des Boards zu zeichnen und das PCB Blatt dann auf die Grösse der mechanischen Abmessung zu reduzieren. Dies erfolgt durch das Selektieren der Bauteile und nachher "Design → Board Shape → DefineFromSelectedObjects".


- Mit Tasten "O → B" die Board Options anwählen und die Snap- und Visible- Grids den Wünschen entsprechend setzen. Mit L im Layermenu die beiden Visible- Grids und alle gewünschten Layers einschalten. NB. Zur Wahl der Grids: Die mechanischen Abmessungen sollten im metrischen Massstab gezeichnet werden (Taste Q: umschalten). Die überstehende PCB-Fläche kann mittels "Design → BoardShape" auf die mechanischen Abmessungen zurückgestuft werden. Danach für das Routing auf jeden Fall wieder mit Q auf "Imperial" zurückschalten.
- Mit dem "Layer- Stackmanager" können die Layereigenschaften (Kupferdicken, etc.) festgelegt werden.
- Die Leiterplattengrösse (Umriss) ist auf dem "Mechanical 1" Layer im metrischen Massstab (Taste Q) zu zeichnen. Ansicht auf Leiterplatte reduzieren: alles selektieren und "Design-BoardShape-Define from selected objects".
- Auf dem "**Keep- Out Layer**" sind Aussparungen für den Autorouter zu platzieren. Minimal sind ca. 3 mm am Printrand (Testadapter), sowie alle Bohrungen der mechanischen Verschraubungen abzugrenzen.
- Jetzt mit Taste Q auf "Imperial" Mass umschalten. Empfohlene Grids sind Snap: 10MIL, Visible-Grid 1: 1000MIL, Visible- Grid: 100MIL.
- Für die Weiterarbeit sind die "Rules" unter "Design" zu definieren.
- Vorgängig zur Datenübernahme im Schema-Editor: Fehlersuche im Schema und Footprinteingabe, allenfalls aus LIST oder durch anklicken der einzelnen Komponentenmenüs. Existieren keine geeigneten Footprints, so sind diese neu mit dem PCB-Bibliotheks-Editor zu erstellen. NB: Beim Erstellen eines neuen Bauteilumrisses erzeugen Sie das Bild auf dem Siebdruck Layer (Top-Overlay) aus den zur Verfügung stehenden Primitives oder ab einem bestehenden Outline.
- Layout Teilbereiche mit **ROOMs** definieren: Rooms sind örtliche Bereiche auf der Printplatte. Die Definition von Rooms ist sinnvoll. Z.B. können so Analogteile von Digitalteilen, sowie auch Filtermassenbereiche separat definiert werden. Das geht so:

Im Schema Editor werden zu einem "Room" gehörende Komponenten mit einem zusätzlichen Parameter versehen. Dazu wird im Untermenü im Parameter Bereich rechts ein neuer Parameter "ClassName" erzeugt und ein geeigneter Name als Value vergeben wird (z.B. "Digitalteil").


Die Erzeugung des Parameternamen Name="ClassName" und die Zuweisung des Value-Eintrags kann für die Komponenten auch mittels "Tools → "ParameterManager" und "AddColumn → ClassName" erfolgen. Anschliessend können die "ClassName" auch mittels globalem Editieren variiert werden. Hier wurden im dargestellten Beispiel zwei Klassen "R_Netz" und "Filtermasse" den Komponenten zugewiesen:

V.Härrli / Ph.Schwartz
Anhang A-B-C

Aufruf "Part Manager": →




→ Auswahl:



liefert →


Object...	Document	Identifier	Comment	Co...	Des...	Footprint	Library Name	Lib...	PC...	S...	Simulation	ClassName
Part	1.SchDoc	R1	10k	Stand	Norme	AxIAL0.4	DEVICE_HSLU.SCHLIB	R?				R_Netz
Part	1.SchDoc	R2	10k	Stand	Norme	AxIAL0.4	DEVICE_HSLU.SCHLIB	R?				R_Netz
Part	1.SchDoc	R3	10k	Stand	Norme	AxIAL0.4	DEVICE_HSLU.SCHLIB	R?				Filtermasse
Part	1.SchDoc	R4	10k	Stand	Norme	AxIAL0.4	DEVICE_HSLU.SCHLIB	R?				Filtermasse
Part	1.SchDoc	R5	10k	Stand	Norme	AxIAL0.4	DEVICE_HSLU.SCHLIB	R?				Filtermasse
Part	1.SchDoc	R6	10k	Stand	Norme	AxIAL0.4	DEVICE_HSLU.SCHLIB	R?				Filtermasse

Im Schema ist vorgängig zur Datenübergabe Schema nach PCB die Erzeugung von "Klassen" und "Rooms" zu konfigurieren. Unter "Project → ProjectOptions → ClassGeneration" müssen die Einstellungen wie folgt vorgenommen werden (nur "User Defined Classes" Boxen aktivieren):




Mit diesen Einstellungen wird erreicht, dass für jeden "ClassName" ein eigener "Room" mit dem Namen des "ClassName" Parameters erzeugt wird.

- Bauteile, die keinen "Rooms" zugeordnet sind, können nachträglich im PCB Programmteil mit dem "Align"-ICON zu einem bestehenden "Room" hinzugefügt werden. →



B.1.5.2 Datenübergabe



- Das File und das Projekt müssen zuerst unter Menüpunkt "Project" (zuerst) kompiliert werden.
Damit die Netzlistenerzeugung mit den Ports im Sheet- Symbol und den untergeordneten Sheets richtig zusammenspielt, muss unter "Project → ProjectOptions → Options" die Gruppe "Net Identifier Scope" richtig eingestellt werden.
- Die Netzliste wird nun übernommen bzw. aktualisiert durch wählen im Schema-Programmteil von "Design → Update PCB Document XY".
- Alternativ kann nach Änderungen im PCB auch das Schema rückwärts mit einem Update versehen werden, indem im PCB Programmteil gewählt wird "Design → Update Schematics In xyz".
- Grafische Erläuterung:



Es werden nun zuerst in einem Fenster alle Prozesse, die bei der Übernahme stattfinden, aufgelistet. Durch Wahl von "Validate" erhalten die einzelnen Zeilen eine grüne (OK) bzw. rote (Error) Markierung. Ist alles grün, so kann durch "Execute" die Übernahme gestartet werden. →

B.1.5.3 Plazieren der Bauteile mit Rooms

- Nun sind die "Rooms" mit ihren Bauteilen rechts unten neben dem PCB sichtbar. Alle elektrischen Verbindungen sind als grüne Gummifäden zwischen den Pads ersichtlich. →
Die Rooms können nun platziert und geometrisch den Bedürfnissen angepasst werden.
- Die Bauteile werden nun unter zur Hilfenahme der Alignment Tools auf der Leiterplatte geeignet verteilt. Die "Gummifäden" werden dabei stets mitgeführt. Mit definierten Rooms lassen sich Teile des Designs als Ganzes verschieben (auch inklusive Tracks!).



B.1.5.4 Topologie (From- To- Editor) →

Wie die einzelnen "Nodes" eines zusammenhängenden Netzes untereinander verbunden sind, nennt man "Topologie". Diese muss eventuell mit dem From-To-Editor den Gegebenheiten angepasst werden. Dazu das Workspacepanel "PCB" (rechts unten PCB → PCB wählen, oder via View → WorkspacePanels, (1)). Hier zuoberst wählen "From-To-Editor" (2). In diesem Mode ist nur noch die Zoom Funktion auf dem PCB Sheet möglich. Durch Auswahl eines Netzes (z.B. 2: GND) sind auf dem PCB nur noch die dem Netz zugehörigen Pads zu sehen. Nun 2 Nodes auswählen (3), die direkt miteinander verbunden sein sollen (4) und durch (5) in die Liste (6) aufnehmen. Es gibt auch Standard Verbindungstopologien, die mit rechter Maustaste im freien Bereich (7) gewählt werden können (z.B. "Shortest", etc.).


B.1.5.5 Leiterbahnen verlegen (Routen)

Nun müssen die Gummifäden zu Leiterbahnen verlegt werden (dem sagt man "routen"), wozu zwei prinzipielle Vorgehensweisen möglich sind, nämlich "Manuel" und Autorouter".


ACHTUNG: zuerst den "From-To Editor" zurückstellen auf "Nets", sonst sieht man die Gummifäden nicht mehr!

Die empfohlene Arbeitsweise ist interaktiv mit dem Autorouter (einzelne Netze oder Verbindungen) und nachbessern mit manuellem Verlegen. Fertig verlegte Leiterbahnen sollten mit "Lock" im Untermenü versehen werden, damit sie nicht wieder versehentlich verschoben werden.

- Es sind vorgängig Regeln zu definieren (D, R bzw. Design-Rules), z.B. Leiterbahnbreite und Vorzugsrichtungen:




- **MANUAL (manuelles Routen):**
Die Gummifäden werden manuell verlegt, wobei Sie den richtigen Layer wählen müssen: 1-seitige: Bottom Layer, 2-seitige: Bottom Layer & Top Layer). Bei 2-seitiger Verlegung der Bahnen können Sie mit der *-Taste der numerischen Tastatur den Layer wechseln und gleichzeitig automatisch eine Durchkontaktierung setzen. Die Leiterbahnen werden durch setzen von TRACKs verlegt. Haben Sie eine gültige Verbindung erstellt, verschwindet der Gummifaden. Eine geroutete Verbindung entfernen Sie mit "Tools → Unroute" und der entsprechenden Unterposition.



- **AUTOROUTER (automatisches Routen):**
Hier lassen Sie die Leiterbahnen durch den sog. Autorouter automatisch verlegen. Zuerst müssen Sie aber unter "AutoRoute → Setup" die nötigen Einstellungen vornehmen, um danach den Startbefehl mit "AutoRoute" und entsprechendem Unterbefehl zu geben (z.B. "all" oder "connection"). Während dem Autorouten, welches sehr lange Zeit in Anspruch nehmen kann, können Sie den Arbeitsfortschritt auf dem Bildschirm mitverfolgen und sogar den Bildschirm zoomen oder verschieben. Warnung: Die Arbeit mit dem Autorouter ist nicht banal und erfordert viel Sachverständnis. Allerdings liefern die Routerwerkzeuge mittlerweile sehr gute Ergebnisse. Das Systemverhalten ist jedoch nicht immer leicht durchschaubar.


Tipp: Verlegen Sie die Speisungsleitungen und wichtige andere Netze manuell und sperren Sie sie danach, damit sie vom Autorouter nicht mehr geändert werden können (Untermenu: wählen "locked"). Nachdem dann der Autorouter alle Signalleitungen gelegt hat, können Sie diese noch nachbearbeiten, da das Resultat des Autorouters nie optimal ist.

- **DRC:** Korrekt verlegte Leitungen erkennt man am Fehlen des Gummifadens. Sind alle Leitungen verlegt, wird der Design Rule Check (DRC), unter Angabe der Netzliste mit welcher verglichen werden soll, durchgeführt unter "Tools → Design Rule Check". Nach Einsicht in das Bericht-File *.DRC wäre das prinzipielle Vorgehen abgeschlossen. Es lassen sich auch die Clearances kontrollieren, wenn von Hand geroutet wurde.



NB. Fehler des Design Rule Checks werden schon bei der Eingabe durch grüne Farbe ersichtlich. Es sollen keine grünen Fehler mehr im Design sichtbar sein, bevor weitergegangen wird! Gegebenenfalls müssen die Design-Rules angepasst oder die Fehler behoben werden!

- **Polygone Planes:** Werden ganz am Schluss verlegt, um ein EMV günstiges Layout zu erhalten. Für den Fräsprozess erreicht man damit aber auch längere Fräser Standzeiten.

Polygone Planes werden mit dem Symbol  plziert. Das Netz, an das das Polygon angehängt werden soll, kann im Untermenu gewählt werden (in der Regel 0V oder +Vcc). Isolierte Inseln lässt man zuerst entfernen ("Remove Dead Copper"), damit die Stellen erkennbar sind. Allenfalls kann man diese nachträglich "von Hand" mit einem zusätzlichen Track mit 0V verbinden oder man löst diese eben weg. Mit "Pour Over All Same Net Objects" kann man erreichen, dass Leitungen am gleichen elektrischen Netz mit dem Polygon Kupfer verschmelzen oder nicht. Vorteil: massiger verbunden; Nachteil: Wärme wird beim Löten "weggezogen".

Unter dem Menu Punkt "Design-Rules-Plane-PolygonConnectStyle-PolygonConnect" kann gewählt

werden, wie Pads mit dem Polygone verbunden werden:  oder direkt (Vollkupfer)

N.B. Der ganze Design-Prozess kann durch Kennzeichnung mittels spezieller Farben monitorisiert (überwacht) werden. Die vielfältigen Einstellungen dazu werden unter "Design → Rules" vorgenommen.

B.2 Ausführliches Manual Altium Designer PCB

Es gibt noch weiterführende, ausführliche Informationen zu Altium Designer wie Sie der MERKE Box entnehmen können.




Merke:

Zusatzinfos und ein ausführliches Manual (Training Manual 2009.pdf) finden Sie im Setup-Archiv (downloadbar unter <http://hotline.hslu.ch/hotline/h-pre-downloads/h-pre-software.htm>) in folgendem Ordner: `\HSLU\Manuals_HSLU\ALTIUM`


B.3 Footprintbibliotheken (1:1)

B.3.1 std_HSLU.PcbLib




V.Härri / Ph.Schwartz
Anhang A-B-C

B.3.2 ic_HSLU.PcbLib




V.Härri / Ph.Schwartz
Anhang A-B-C




V.Härri / Ph.Schwartz
Anhang A-B-C

B.3.3 smd_HSLU.PcbLib (Auszug)




V.Härri / Ph.Schwartz
Anhang A-B-C

B.3.4 con_HSLU.PcbLib



V.Härri / Ph.Schwartz
Anhang A-B-C

B.3.5 div_HSLU.PcbLib




B.3.6 String_HSLU.PcbLib

In dieser Bibliothek befinden sich vordefinierte Textfelder für die Leiterplatten-Beschriftung (ohne Abbildung).

B.4 Leiterplattenherstellung an der HSLU

B.4.1 Übersicht

An der HSLU Technik&Architektur können einseitige und doppelseitige, durchkontaktierte und nicht durchkontaktierte Leiterplatten hergestellt werden. Der grundsätzliche Arbeitsablauf der Leiterplattenproduktion ist wie folgt gegeben.



B.4.2 Fertigungstechnische Bestimmungen

B.4.2.1 Eckdaten der Produktion

Die folgenden Eckdaten müssen eingehalten werden, da diese durch die Infrastruktur vorgegeben sind.

Es können folgende Leiterplatten hergestellt werden:

- einseitige Leiterplatte (nicht durchkontaktiert)
- doppelseitige Leiterplatte nicht durchkontaktiert
- doppelseitige Leiterplatte durchkontaktiert

Die maximale Leiterplattengröße beträgt:

- 220mm x 300mm

Die untenstehenden Bohrer können eingesetzt werden. Nur die grau schraffierten Durchmesser können sowohl für durchkontaktierte wie auch für nicht durchkontaktierte Leiterplatten verwendet werden.

Beachten Sie: die mm-Bohrer können mit je 2 verschiedenen MIL Massen ohne Fehlermeldung zugeordnet werden (Rundung).

Nicht durchkontaktierte Leiterplatten		Durchkontaktierte Leiterplatten	
[mm]	[MIL]	[mm]	[MIL]
0.3*	11*,12*	0.2*	7*,8*
0.4*	15*,16*	0.3*	11*,12*
0.5	19,20	0.4	15,16
0.6	23,24	0.5	19,20
0.7	27,28	0.6	23,24
0.8	31,32	0.7	27,28
0.9	35,36	0.8	31,32
1.0	39,40	0.9	35,36
1.1	43,44	1.0	39,40
1.2	47,48	1.1	43,44
1.3	51,52	1.2	47,48
1.4	55,56	1.3	51,52
1.5	59,60	1.4	55,56
1.6	62,63	1.5	59,60
2.0	78,79	1.9	74,75
2.1	82,83	2.0	78,79
2.2	86,87	2.1	82,83
2.4	94,95	2.3	90,91
3	118,119	2.9	114,115

Diejenigen Bohrer, die mit einem Stern gekennzeichnet sind, sollten nur verwendet werden, wenn dies unumgänglich ist. Solche kleinen Bohrer ziehen ein grösseres Risiko mit sich, abgebrochen zu werden. Ausserdem bedeuten relativ kleine Bohrer meistens auch kleine Lötaugen und einen kleinen Abstand zwischen Lötauge und Polygon. Dies kann zu Kurzschlüssen zwischen Lötauge und Polygon, sowie Leiterbahnunterbrüche und schlechten Durchkontaktierungen führen. Dadurch verliert der Auftraggeber meistens viel mehr Zeit als für ein besser durchdachtes Layout.

Die minimale Leiterbahnbreite beträgt 5MIL. Der Abstand (Clearance) zwischen Leiterbahnen und Lötungen muss ebenfalls im Minimum 5MIL sein.

Diese Abmessungen können nur noch mit dem Microcutter und einer sehr genauen Arbeitsweise des Mechanikers gefräst werden. Wenn immer möglich ist die zu vermeiden!



Merke:

- Die minimale Leiterbahnbreite sowie der minimale Abstand zwischen Leiterbahn und Lötungen beträgt 5MIL
- Die Leiterbahnbreite und der Abstand sollten nur im Notfall kleiner als 10MIL sein.
- Empfohlen wird eine Leiterbahnbreite und ein Abstand zwischen Leiterbahn und Lötage von 20MIL

Eine nicht durchkontaktierte Leiterplatte kann theoretisch in einem Tag hergestellt werden. Durchkontaktierte Leiterplatten benötigen im Minimum zwei Tage, meistens jedoch drei bis vier Tage.

B.4.2.2 Verwenden verschiedener Layer

In das Programm CurcuitCAM 5.2 können nur die folgenden Layer importiert werden:

Layer	Beschreibung	CAM-File
Top Layer	Leiterbahnen und Polygon Planes auf der Oberseite	*.gt1
Bottom Layer	Leiterbahnen und Polygon Planes auf der Unterseite	*.gb1
Mechanical 1	Leiterplatteausenmasse	*.gm1
Mechanical 2	Text auf der Bestückungsseite (min. 8MIL)	*.gm2
Mechanical 3	Text auf der Lötseite (min. 8MIL), ACHTUNG: Text spiegeln!	*.gm3
Keep-Out Layer	Grenzen für AutoPlace, AutoRoute und Polygone	

Die Layer Mechanical2 (Schrift oben) und Mechanical3(Schrift unten) sind für die Produktion nicht notwendig.

Zur Verwendung von Polygon Planes: Es ist, nicht zuletzt wegen der EMV Problematik, sehr empfehlenswert, grosszügig Polygon-Planes (z.B. mit dem GND- oder VCC-Netz verbunden) auf der Löt- und der Bestückungsseite zu platzieren, soweit dies die Funktionalität der Leiterplatte, wie z.B. durch Spannungsüberschläge, nicht beeinträchtigt. Dadurch wird weniger Kupfer abgetragen. Die Leiterplatte kann so schneller produziert werden.




Merke:

Die Clearance zwischen Leiterbahn und Polygon Plane muss unbedingt grösser oder gleich 10MIL sein!

B.4.3 Checkliste

Hier stehen einige Empfehlungen, welche man sich vor dem Layouten der Leiterplatte nochmals in Erinnerung rufen sollte. Diese erhöhen die Wahrscheinlichkeit, dass die Leiterplatte ohne Korrekturen gefertigt werden kann. Vergleichen Sie dazu auch den Theoriestoff "HW-Verfahren der Systementwicklung" (Quelle: V.Härri, HSLU T&A).

- Leiterbahnen immer so dick wie möglich wählen. Dies ist einfacher für die Fertigung, sowie mechanisch um einiges stabiler und viel einfacher zu löten. Zur Erinnerung: 1000MIL=2.54cm, **40MIL \approx 1mm**.
- Empfehlenswert sind für die einfache Produktion (Fräsen und Löten) eine Standardbreite von 20MIL einzuhalten und diese nur in Ausnahmefällen zu unterschreiten.
- Durchschlagfestigkeit und Strombelastbarkeit beim Layouten berücksichtigen. Die Leitbahndicke beträgt 35 μ m. Die Durchschlagfestigkeit von FR4 (Leiterplattenmaterial) beträgt 40kV/mm, jene von Luft ca. 2kV/mm (Feuchtigkeitsabhängig)
- Via-Lochdurchmesser nur wenn unbedingt nötig, kleiner als 20MIL machen.
- Restkupferringe nur wenn unbedingt nötig, kleiner als 24MIL machen.
- Beim Layouten sind Winkel zwischen Leiterbahnen von kleiner 90° zu vermeiden.



- Schriftdicke auf Mechanical 2 & 3 - Layer mindestens 8MIL.
- Abstand (Clearance) des Polygonplanes zu Leiterbahnen mindestens 8MIL (vorzugsweise 10MIL)! Empfehlung 20MIL. Das Risiko, beim Löten Kurzschlüsse zu produzieren, sinkt sehr stark.
- Kontrollieren, ob verwendete Lochdurchmesser auch gebohrt werden können (Tabelle oben, Kap. 4.2.1).

B.4.4 Fabrikationsdaten

B.4.4.1 Allgemeines

Die Gerberdaten enthalten die Informationen über die Vektoren und Koordinaten und haben ihren Ursprung in Blendenangaben für Photoplotter. Das Format ist eine Standard-Dateistruktur im ASCII-Format, die den Datenaustausch zwischen Computer Aided Design (CAD) und Computer Aided Manufacturing (CAM) ermöglicht. Grundsätzlich wird bei der Leiterplattenherstellung jede Lage durch eine separate Datei beschrieben.

NC-Drill-Dateien sind sehr ähnlich wie Gerber-Dateien. Der Hauptunterschied besteht darin, dass keine Steuerbefehle (Pen-up, Pen-down) verwendet werden. Bei jeder Koordinate, welche in der Datei aufgelistet ist, wird ein Loch gebohrt.

Um die problemlose Umsetzung des Designs auf der Fräsmaschine zu garantieren, müssen bestimmte Einstellungen vorgenommen werden. Diese Einstellungen werden nachfolgend aufgeführt.

B.4.4.2 NC-Drill-Format

Allgemeine Einstellungen	Inches 2:3
Dateiendung	*.txt
Erweiterte Einstellung	Suppress trailing zeros Coordinate Positions: Reference to relative origin
Tooldefinitionen	Die Tooldefinitionen müssen sich innerhalb des Drill-File befinden. Es können keine Excellonfiles verarbeitet werden.

Beispiel einer NC-Drill-Datei

M72	Einstellung Inch
M48	Beginn des Headers
T1F00S00C0.012	Tool-Definitionen
T2F00S00C0.040	
%	Ende des Headers
T01	
X2036Y029	1 Loch mit Tool T1
Y0306	2 Loch mit Tool T1
T02	
X2076Y0326	Loch mit Tool T2
M30	

B.4.4.3 GERBER-Format

Allgemeine Einstellung	Inches 2:4 oder 2:5 (bevorzugt)
Blendeneinstellung (Apertures)	Embedded apertures (RS274X) ist zu selektieren
Erweiterte Einstellung	Suppress leading zeros Position on Film: Reference to relative origin Use software arcs Optimize change location commands
Dateiendungen	*.gbl (Bottom) *.gtl (Top) *.gm1 (Mechanical1) *.gm2 (Mechanical2) *.gm3 (Mechanical3)

Beispiel einer GERBER-Bottom-Datei

%FSLAX24Y24*% %MOIN*% G70* G01* G75* %ADD12C,0.0100*% %ADD13C,0.0600*% D12* X203600Y29000D02* Y30600D01* X202000Y33200D02* X208200D01* Y27200D02* D13* X207600Y32600D02* Y33600D01* D03* M02*	Auflösung 2:4 / suppress leading zeros / absolute Koordinaten Einstellung Inch Definitionen der Blendeneinstellung Hauptteil Ende
--	---

V.Härrli / Ph.Schwartz
Anhang A-B-C


B.4.4.4 Erzeugen von Gerber- und NC-Drill-Daten unter Altium Designer

Erzeugen Sie die Gerber-Daten wie folgt: File → Fabrications Output → Gerber Files

Im Register „General“ des Dialogfensters „Gerber Setup“ sind folgende Einstellungen vorzunehmen:

- Units: Inches
- Format: 2:5

Die Einstellungen der Register Layers und Advanced sind gemäss vorangehendem Kapitel vorzunehmen.



Erzeugen Sie anschliessend das NC-Drill File durch klicken auf ‚OK‘.

File → Fabrications Output → NC Drill Files


Es ist das Format 2:3 zu wählen. Alle weiteren Einstellungen entnehmen Sie der nachfolgenden Abbildung.

Klicken Sie danach auf ‚OK‘. Der nachfolgende Dialog ‚Import Drill Data‘ kann mittels Klick auf ‚OK‘ erneut bestätigt werden.

Exportieren der erzeugten Daten:

Die Daten werden im Projektordner unter:
.../Generated/CAMtastic! Documents/... angezeigt.
Physikalisch befinden sich die Daten in einem Unterorder
(Project Outputs for [Projektname]) Ihres
Arbeitsverzeichnis.

Gleichzeitig wurden in Altium Designer zwei CAMtastic-Dateien geöffnet. Diese werden nicht benötigt und können entfernt werden, indem Sie die Dateien in der Projects-Ansicht mit der rechten Maustaste anklicken und ‚Close‘ wählen.




B.4.5 Umsetzen, validieren und senden der Fabrikationsdaten

B.4.5.1 Allgemeine Beschreibung

Das Programm *PCB2mill* nimmt die vom Altium Designer produzierten Gerberdaten entgegen, selektiert aus allen exportierten Daten die für unsere Laser- und Fräsmaschine relevanten Daten und überprüft diese auf ihre Produktionstauglichkeit. Nach der Überprüfung startet *PCB2mill* das Programm CurcuitCAM 5.2, welches die Gerberdaten zu einem Layer zusammenfasst (*.cam Datei). Anschliessend greift *PCB2mill* den neuen "Layer" auf, sendet ihn an die Werkstatt.

Der Produktionsauftrag wird ausgedruckt, unterschrieben und in die Werkstatt gebracht. Mit Ihrer Unterschrift bestätigen Sie, dass Sie Kontrollen so gut wie möglich durchgeführt haben und der Meinung sind, nicht unnötig Kosten und Aufwand zu verursachen.

B.4.5.2 Daten erfassen (PCB2mill)



PCB2mill - Datenerfassung 1/3

Es werden die folgenden drei Produktionsdaten gesammelt:

1. Datenformat
2. Umsetzungsart
3. Daten Laden

Datenformat: Es können die folgenden Datenformate ausgewählt werden:


- *Gerber-Dateien in CAM- oder LMD-Datei wandeln (Standard)*
Es werden in der Gruppe *Daten Laden* alle Gerberdateien angezeigt, die vom Altium Designer exportiert wurden und in den Produktionskreislauf eingebunden werden können.
- *CAM- oder LMD-Datei bereits vorhanden (Option)*
Diese Option kommt zum Zug, wenn bereits einmal eine Leiterplatte produziert wurde und diese nun ein weiteres Mal produziert werden soll.
- *Folienbeschriftung Fräsen (Option)*
Mit dieser Option kann mittels Fräsmaschine eine Folie beschriftet werden, die z.B. als Frontplatte eines Gerätes dienen kann.

Umsetzungsart: Es kann zwischen drei Umsetzungsarten unterschieden werden:

- *Einseitig*
- *Nicht durchkontaktiert*
- *Durchkontaktiert*

Daten Laden: In der Gruppe Daten Laden kann über den Button *Laden* der Produktionsordner angegeben werden, in welchem sich die exportierten Gerberdaten befinden. Im linken Feld erscheinen dann alle exportierten Gerberdaten, die von der Fräsmaschine auch umgesetzt werden können.

Beispiel zum finden des Produktionspfades:
Das Altium Projekt *Pendel* befindet sich im Ordner *D:\Projekte*. Altium erstellt in jedem Projektordner den Unterordner mit dem Namen *Project Outputs for [Projektname]*. Dies ist in unserem Fall *Project Outputs for Pendel*. Somit ist unser Produktionsordnerpfad: *D:\Projekte\Pendel\Project Outputs for Pendel*. Der Ordner *Fab_LPKF* ist nur vorhanden, wenn die Leiterplatte schon einmal produziert wurde.



Nachdem die Daten geladen sind kann mit den Buttons >>,<< und Alle jene Layer ausgesucht werden, die produziert werden sollen. Bsp. falls Mechanical2 Layer nicht produziert werden soll, darf er mit den Buttons einfach nicht ins rechte Feld gebracht werden.


Nachdem alle Produktionsdaten eingegeben wurden, kann mit *Weiter* zum nächsten Punkt übergeben werden.

B.4.5.3 Daten überprüfen (PCB2mill)


Der Dialog nebenan zeigt oben links an, welche Layer ausgewählt wurden, oben rechts welche Umsetzungsart gewählt wurde und unten die Resultate der Layer-Analyse.

Wenn Fehler bei der Überprüfung aufgetreten sind, werden diese mit roten anstatt grünen Ampeln dargestellt. In diesem Fall kann mit dem Programm nicht weitergefahren werden. Genauere Information über den Fehler kann man über den Button mit der Lupe erhalten. Wenn der Fehler in Altium Designer gefunden und korrigiert wurde (**nicht vergessen die Outputfiles neu exportieren!**) kann im Programm *PCB2mill* mit dem Button *Neu Kontrollieren* eine neue Kontrolle durchgeführt werden. Wenn jetzt alle Ampeln auf grün stehen kann mit dem Button *Weiter* zum nächsten Schritt gegangen werden.

Wenn nur eine Warnung bei den Polygon-Layern auftritt, kann trotzdem weitergefahren werden, da diese zwar sehr vorteilhaft jedoch nicht zwingend notwendig sind.



Bohrlöcher: Der Bohrlochdialog zeigt alle verwendeten Bohrer an und ob sie sich im Sortiment befinden. Durch Anwählen eines Bohrers werden auf der rechten Seite die Koordinaten angezeigt, bei welchen der Bohrer im PCB verwendet wurde. Mit dem Button *Neu Kontrollieren* kann im Falle eines Fehlers nach dessen Korrektur eine neue Überprüfung gestartet werden.



Polygon: Der Dialog zeigt an, ob sich auf dem TopLayer und dem BottomLayer (je falls vorhanden) mindestens ein Polygon befindet.

Leiterplattengrösse: Dieser Dialog zeigt die verwendet Leiterplattengrösse an, sowie welche Grösse nicht überschritten werden darf.

Dateiformat: In diesem Dialog wird dargestellt, welche Auflösung und welche Einheit bei den Gerberdateien und der NC-Drill Datei verwendet wurde.

Leiterbahnbreite: Der Dialog zeigt die dünnste Leiterbahn auf dem Top Layer und dem Bottom Layer (je falls vorhanden) an. Sowie die Dünnste, die eingesetzt werden darf. Falls eine Leiterbahn dünner als erlaubt ist, kann über den Button *Koordinaten Top* bzw. *Koordinaten Bottom* ein Dialog geöffnet werden, der die Koordinaten dieser Leiterbahn angibt.

Interpretation der Koordinaten: Im Dialog wird direkt ein Auszug aus den Gerberdaten gezeigt, da diese relativ einfach zu lesen sind. Die folgenden Beispiele dienen zum Verständnis der Koordinaten. Die Einheit ist jeweils 1/100 MIL. Somit entspricht die Zahl 153500 1535.00 MIL.


Beispiel 1:

X153500Y133800D02*
X226000Y206300D01*

Jede Zeile entspricht einem Koordinatenpunkt. Die Punkte werden jeweils miteinander verbunden, so in etwa wie Malen nach Zahlen. Die Information D02* (generell D..*) kann jeweils ignoriert werden.

Beispiel 2:

X143600Y208000D02*
X210252D01*



Dies stellt eine Linie dar, welche horizontal verläuft. Zu erkennen ist dies daran, dass im zweiten Koordinatenpunkt der Y- Parameter fehlt. In einem solchen Fall wird einfach ein zweites Mal die Y-Koordinate des vorangegangenen Punkts verwendet.

War die Überprüfung der Fabrikationsdaten erfolgreich, klicken Sie auf ,weiter' und anschliessend auf ,CircuitCAM starten'. Dieser Punkt kann übersprungen werden, falls die Cam-Datei bereits besteht.

B.4.5.4 CAM-Datei erzeugen (CircuitCAM)

CircuitCAM bereitet die Gerberdaten vom Altium Designer für eine Leiterplattenproduktion auf. Die Daten, welche mit dem Programm *PCB2mill* überprüft wurden, müssen nun in CircuitCAM importiert werden. Dies geschieht durch Klicken des ersten Symbols in der nebenan dargestellten Symbolleiste.



Der Benutzer muss in den Ordner wechseln, in welchem seine Fabrikationsdaten gespeichert sind (Unterordner *Fab_LP KF* wurde durch *PCB2mill* erstellt) und alle Files in diesem Ordner anwählen und importieren.

Falls diese Daten bereits einmal mit *CircuitCAM* berechnet und exportiert wurden, darf das File *.cam nicht mit importiert werden!

NB. Achten Sie darauf, dass Dateinamen keine Spezialzeichen wie "ü", "." oder "-" enthalten, weil diese dann nicht automatisch erkannt werden und einzeln aufgenommen und dem Layer zugewiesen werden müssen. Dies empfehlen wir Ihnen grundsätzlich sowieso mit allen Tools!

Anschliessend mit Datei → Speichern unter die Leiterplatte zwingend als *.cam-Datei speichern. Nun unbedingt CircuitCAM schliessen, sonst können die Daten anschliessend in PCB2mill nicht eingebunden werden.

Information: Die bisher üblich erstellte *.lmd-Datei wird neu vom Werkstattpersonal mit dem neuen CircuitCAM V6.1 generiert. Leiterplatten mit einer Kupfer-Schichtdicke von bis zu 18 µm werden mit dem ProtoLaser S strukturiert. Bei grösserer Schichtstärke werden die Leiterplatten in der Werkstatt mit dem ProtoMat H100 gefräst.

B.4.5.5 Senden der Produktionsdaten (PCB2mill)

Dieser Dialog dient zum Einbinden der *.cam oder *.lmd Datei und dem Senden der Produktionsdaten.

Nach schliessen von CircuitCAM wird der Pfad Ihrer erzeugten Cam-Datei automatisch übernommen. Wenn diese nicht im Defaultpfad gespeichert wurde, findet PCB2mill die Datei nicht. Sie muss dann manuell mit dem Button *Datei Laden* gesucht werden.

Die Gruppe *CAM Datei einbinden* ist nur aktiv, wenn keine neue *.cam Datei erstellt werden soll.

Anschliessend müssen die Personalien des Auftraggebers eingegeben werden. Über den Button *Auftrag erstellen* wird ein Produktionsauftrag gedruckt, der in die Werkstatt gebracht werden muss. Mit dem Button *Senden* wird die *.cam -Datei in die Werkstatt gesendet.

PCB2mill - Daten senden 3/3

CAM Datei einbinden

CircuitCAM starten

Datei Laden C:\Altium-Projekte\Pendel\Project Outputs for Pendel\Fab_LPKF\Pend

Personalien

Vorname * Nicht zwingend

Name

HSLU eMail-Adresse

Telefonnummer*

CC / Modul

Anzahl

Auftrag erstellen

Senden

Abbrechen Zurück Fertig stellen

C SPICE-Simulation mit ALTIUM Designer

C.1 Einleitung

C.1.1 Wichtige Referenzdokumente

- "Kurzanleitung ORCAD PSPICE", Beschreibung des weitverbreiteten und eng verwandten Standardtools "PSPICE", das ebenfalls an der HSLU verfügbar ist und für das Gratis-Demolizenzen anbietet; Quelle: HSLU, se_114c3.doc, M:\Vorlagen\Systementwicklung\... Demodisks bei V.Härri ausleihbar.
- "Simulation Models and Analyses Reference", Hauptreferenz zur Altium Simulation; Quelle: "TR0113 Simulation Models and Analyses Reference.pdf"
- "Defining & running Circuit Simulation analyses", Erklärung des schrittweisen Vorgehens; Quelle: "TU0106 Defining & running Circuit Simulation analyses.pdf"
- "Working with Simulation Waveforms", zum Umgang mit den Darstellungen von Grafiken (Plots und Charts); Quelle: "AP0106 Working with Simulation Waveforms.pdf"
- "Performing Signal Integrity Analyses", beschreibt das Handling der Kurven in der grafischen Oberfläche; Quelle: "TU0113 Performing Signal Integrity Analyses.pdf", Seiten 18-24

C.1.2 Einleitung zur Simulation mit PSPICE, Geschichte

Der SPICE-Kernel wurde vor langer Zeit an der Berkley University in Fortran entwickelt und offen gelegt. Alle SPICE verwandten Tools sind deshalb sehr ähnlich, weshalb die Syntaxkenntnis Sinn macht. Die Syntax ist weitgehend identisch, nur die Oberflächen sind verschieden. Neuerdings basiert auch die Simulation von ALTIUM (vormals PROTEL) auf SPICE3 und unterstützt sowohl SPICE3f5 als auch die vom Georgia Tech Research Institute (GTRI) weiterentwickelte Version XSPICE.

Die Simulation mit ALTIUM ist derjenigen mit ORCAD-PSPICE (Standardtool, ebenfalls an der HSLU verfügbar) sehr verwandt.

Zusätzlich zu den Symbolbibliotheken (Schema) und Bauteil-Footprint Bibliotheken (Layout) kommen nun noch Bibliotheken für die Simulationsmodelle hinzu. Diese Modelle müssen zu den Schema-Bibliotheken passen. Diese werden wie die Footprints in das Untermenü der Komponenten eingetragen.

Standardbauteile können mit der SPICE_HSLU.SchLib Symbolbibliothek im Schema erstellt werden.

Es gilt also, zwischen Allgemeinem zur SPICE Simulation (Syntax, Analysearten, etc.) und Tool-Spezifischem zu unterscheiden (Handling). Beides soll nachfolgend kurz dargestellt werden.

In Altium sind folgende Endungen wichtig:

- *.nsx SPICE Netzliste im ASCII Format
- *.sim Output File nach der Simulation
- *.sdf Datenfile für die grafische Oberfläche (Simulation Data File)

C.1.3 Grundsätzliches zur SPICE-Syntax

Ausgangspunkt der Simulation ist ein Source-ASCII File (Circuit-File, *.CIR, *.NSX oder ähnlich). Dieses File hat folgendes formales Aussehen: →


Im SPICE-Sourcefiles gelten die folgenden Restriktionen für die Bezeichnung: Maximal 8 Stellen; die erste Stelle bezeichnet Bauteil (Schlüsselbuchstabe), die anderen sind frei wählbar. In der Netzliste treten folgende generische Bezeichner-Schlüsselbuchstaben auf, deren Schemasymbol auf der Bibliothek SPICE_HSLU.SCHLIB abrufbar ist:

Demobeispiel Demo.PCBPrj

1. Titelzeile (nicht als Kommentar!).
Sie muss auf der 1. Zeile stehen
2. Netzliste, beliebig positionierbar.
Bezeichner beginnen mit generischen Schlüsselbuchstaben:
V1 1 3 10V
R1 0 4 10k
....
3. Direktiven (Analysearten, Parameter, Modelle, Includes, etc.), beliebig positionierbar:
.TRANS ;
4. Abschluss
.END

B	GaAs-FET	H	I-gesteuerte Uq	N	Digitaleingang	U	Dig. Bausteine
C	Kondensator	I	Stromquelle	O	Digitalausgang	V	Spannungsquelle
D	Diode	J	Junction-FET	Q	BIP-Transistor	W	I-gest.Schalter
E	U-gesteuerte Uq	K	Koppl.,Übertrag.	R	Widerstand	X	Aufruf Subcircuit
F	I-gesteuerte Iq	L	Induktivität	S	U-gest.Schalter		
G	U-gesteuerte Iq	M	MOSFET	T	HF-Leitung	.IC	Startbedingung


Die HSLU Bibliothek "SPICE_HSLU.SCHLIB" stellt dazu die folgenden Symbole zur Verfügung:




C.2 Allgemeine Vorgehenscheckliste

- Überlegen des Vorgehens, z.B. mit heuristischer Methode! (a) Was ist gefragt? Was suche ich, erwarte ich? b) wie gehe ich vor? c) Durchführung d) Kontrolle, Reflexion, Validierung).
Simulationsberichtvorlage "Spicevlg.doc" oder ähnlich ab *M:\Vorlagen\Systementwicklung\PSPICE* verwenden.
- Vorbereitungen: Erstellen eines ALTIUM Projektes gemäss Kurzanleitung Beilage A. Generische Elemente können mit der Bobliothek "SPICE_HSLU.LIB" oder auch mit der Toolbar "HSLU Toolbar" sehr einfach plaziert werden.

Über das Projekt- und Library-Panel wird am besten das "SimData" Panel zusätzlich darüber gelegt ("View-WorspacePanel-Editor-SimData"):



- Angaben für die Simulation:
 - Im Untermenu der Bauteile sind die entsprechenden Simulationsmodelle einzutragen und die Parameter richtig zu setzen. Zum Suchen der Bauteile ist der Typ unter "Model Name" einzutragen. Unter "Project → ProjectOptions" ist eventuell im Griff "SearchPath" der Suchpfad einzustellen. Dieser sollte auf die Bibliotheken des Altium-Systems zeigen. Die entsprechenden Menus sind: Modeltyp, Parameter und PortMap.
 - Modelltyp: Dies erfolgt im Komponenten-Untermenu (Doppelklick auf Komponente) durch das Eintragen eines neuen Modells (Add-Simulation, 1). Für generische Bauteile (R,C,L) wählt man unter "Model Kind" den Eintrag "General" (2), für Quellen "Sources", etc. Für jeden Punkt gibt es "Sub-Kind" (Unterarten), hier z.B. Resistor (3). Für ICs wählt man "Subcircuit" (4) und gibt unter "ModelName" dann den Modellnamen an (5), unter dem in allen Bibliotheken gesucht wird (6).



Bei vielen Bauteilen insbesondere mit gleichen Modellen sind folgende Varianten der Modell-Eingabe möglich:


- Einzeln: wie gerade beschrieben
- Mehrere: über globales editieren (r.Maus: "Find-similar" - Sheet Inspector)
- Menu: "ToolParameter Manager"

! Merke:


Einzelne SPICE Modelle der Hersteller, die üblicherweise die Endungen *.Lib oder *.CIR haben werden wie folgt den Bauteilen zugewiesen: File ins Projekt-Hauptverzeichnis kopieren und die Endung zu *.ckt umbenennen (Subcircuit). Im Projektbrowser diese Datei aufnehmen. Danach kann im Bauteiluntermenu diese Datei zugewiesen werden.

- 3.3 Quellentyp ist auszuwählen. NB. für DC und AC Analysen wird dieselbe Quelle "DC" verwendet! Vgl. dazu auch Quellenarten und Analysearten (Kapitel C3).
- 3.4 Parameter einstellen: Dies erfolgt unter "Sim Model" Griff "Parameter (1). Durch anklicken von "Component parameter" erscheint dieser Parameter im Bauteilmenu rechts (2). Der Text zu dem entsprechenden Parameterwert kann auf dem Schema sichtbar gemacht werden, indem im Bauteilmenu rechts auf den Namen gezeigt und mit rechter Maustaste der Text sichtbar gemacht wird. Nachher verändern direkt durch Doppelklick auf sichtbar gemachten Parameter.

Es gilt zu beachten, dass der "Component" Parameter (3) im Komponentenmenu unsichtbar gemacht wird. Dies macht Sinn, weil wir ja auf dem Schema die simulierten Werte sehen möchten und dies vor allem, wenn pro Komponente mehrere Parameter angegeben werden.




Die Texte zu den Parametern in (2) können durch Doppelklick auf den Text im Schema im Menu (4) sichtbar gemacht werden (Box anklicken). Hier z.B. alle Angaben für eine Pulsquelle:



Nach dieser Eingabe wird im Schema oberhalb von "Period 50" "Pulsed Value 5" erscheinen statt nur der Wert "5".


3.5 Port-Map: Im Untermenü des Simulationsmodells sind die Pin-Zuordnungen richtig zu stellen (Sim Model: Register "Port Map" wählen und wenn nötig bearbeiten).



4. Unter "Design → Simulate" zuerst die gewünschten Analysearten einstellen und spezifizieren. Durch OK wird Simulation direkt gestartet. Alternativ kann im Schema mit der Toolbar "Mix Sim" (View-Toolbars) das Setup erstellt und die Simulation gestartet werden (Bild unten). Die Analysearten sind weiter hinten erklärt. Wichtig ist hier auch die Position "Advanced Options", unter der zusätzliche Simulationsparameter eingestellt werden können.




links: "run", mitte: Setup, rechts: Netzliste



Sofort nach dem Start der Simulation wechselt das System ins Resultat- bzw. Grafikblatt *.nsx, genannt "Chart". Dort kann die Simulation mit dem ICON "Abort Simulation" () in der Menuleiste abgebrochen werden. Dies macht z.B. Sinn, wenn die Auflösung zu fein eingestellt ist und die Simulation zu wenig schnell vorwärts schreitet.


Ein Bezugspunkt muss zwingend "0" heissen, weil sonst das ganze Design "floatend" ist. Akzeptiert wird auch GND. Ebenfalls im Analyse-Menu kann unter "Advanced Options" der Name für das SPICE-Bezugspotential gewählt werden.



Andere Netlabels müssen mit Buchstaben beginnen, z.B. "K8".





Für die Zeitanalyse müssen gegebenenfalls Anfangsbedingungen gesetzt werden. → ↑ Dies kann mittels Simulationsparameter in den Bauteilmenüs geschehen (z.B. hat ein Kondensator einen solchen Simulationsparameter) oder durch Zuweisung einer Anfangsspannung mit dem Bauteil ".IC" (Initial Condition, auf Bibliothek SPICE_HSLU.LIB), das mit einem "Wire" an den Knoten angeschlossen wird: →

5. Fehlerbehebung: Wenn Fehler auftreten wird das in einem Protokollfenster "Messages" ersichtlich. Diese kann mit rechter Maustaste und Auswahl "ExportToReport" exportiert werden. Das exportierte File ist im Hintergrund ersichtlich: →




6. Auswertung:

6.1 Resultat anschauen (nur OperationPoint oder BIAS Analyse: alle Kontenspannungen werden angegeben) oder Grafiken auswerten (alle anderen Analysen). Charts (*.sdf): ein Chart hat mehrere Plots (eigene Y Achsen). Jeder Plot erhält eine oder mehrere Waves. Menus für die grafische Oberfläche in Charts:



- Abspeichern der Plots
- Neue Chart Blätter erstellen und modifizieren
- Neue Plots innerhalb von Charts erstellen und modifizieren
- Achsen formatieren
- Waves neu hinzufügen und editieren
- Darstellungen von Waves
- Cursors ein-/ausschalten
- Punkte mit Cursors anspringen (min,max)
- Clipboard
- Helligkeit Graphen
- Dok: Farben, Titel, etc.

Wird im Analysemenü für "Collect Data" "Active Signals" gewählt, so wird für jedes Signal in demselben Chart ein separater Plot angelegt. Wird nicht "Active Signals" sondern eine Sammelposition gewählt, so wird nur ein Plot erstellt indem man selber die Waves auswählen kann!




Darstellung ohne "Activ Signals", dh. Waves liegen übereinander:

Kurve anwählbar durch zeigen auf Variable:



Plots können angeordnet werden durch wegziehen mit Maus:

Die verschiedenen Analysearten werden unten mit Registergriffen gezeigt:

Zoom in den Graphen: PgUp, PgDown und für Wiederherstellung (Fit): CTRL+PgDown



6.2 Arbeiten mit Symbolleiste SimView (nur in der Chart-Ansicht unter "View-Toolbars"), die am besten so angepasst wird (mit rechter Maus auf Fensterleiste zeigen und "Customize" wählen):



SimData (Bild links): Im SimData Panel (rechts unten oder unter View-WorkspacePanel-Editor wählbar) werden unten wichtige Messgrößen der ausgewählten Wave angezeigt (Waveform Out). Wichtige Punkte die mit den Cursors ausgemessen werden, erscheinen im "Measurement" Feld. Sofern beide Cursors A und B verwendet werden, erscheinen weitere Messergebnisse im Feld "Measurement". Alle 3 Felder können durch platzieren der Maus in einem der Felder und rechter Maustaste über die Zwischenablage in den Bericht kopiert werden. Die folgende Abbildung zeigt die drei Felder und das Auswahlmenu für die Zwischenablage.



Shortcuts zum Ein-/Ausschalten der Cursors:
Cursor A: A-A (Wave-Cursor A)
Cursor B: A-B (Wave-Cursor B)

6.3 Hinweis zur Arbeit mit Parametern:

Sollen Werte durchgespielt werden und damit eine Kurvenschar dargestellt werden, so wird das im SETUP Menu mit der Analyseart "Parameter Sweep" durchgeführt. Anstelle eines Bauteilwertes wird ein Platzhalter in geschweiften Klammern angegeben: Also bei einem Widerstand z.B. statt 10k steht dann {RPAR}. Der Wert RPAR wird dann als Parameter im Setup-Menu unter "Global Parameters" aufgeführt und initialisiert. Damit steht er unter "Parameter Sweep" zum "durchspielen zur Verfügung!

6.4 Verwendung mathematischer Ausdrücke: grundsätzlich kann unter der Verwendung der geschweiften Klammern jeder mathematische Ausdruck als Wert einer Komponente stehen, z-B. Amplitude einer Quelle: statt 14.1V könnte stehen {10*SQRT(2)}.

7. REFLEXION bzw. VALIDIERUNG! = Das Wichtigste an der ganzen Arbeit. Kritische Auseinandersetzung mit den Resultaten. Deutung der Ergebnisse, Vergleich mit Erwartungen und Beschluss für weitere Aktionen (Veränderungen der Parameter, andere Analysen, Modifikation Schaltung, etc...)


Eventuell sind weitere iterative Schritte nötig!

8. Erstellen der Schlussdokumentation (vgl. z.B. Vorlage "SPICEVLG.DOC" auf M:\vorlagen\Systementwicklung). Im Bericht sollen enthalten sein: Aufgabenstellung, Vorgehen, Input-File, Ausdrücke, Kommentare zur Arbeit und zu den Resultaten

NB. Übernahme von Graphen via Zwischenablage (z.B. ins WORD) mit: "Tools → CopyToClipboard"

C.3 Details zur SPICE-Syntax

C.3.1 Analysearten



Die folgenden Steueranweisungen werden in ORCAD im Profile eingestellt.

- .OP** Operation-Point: Durchrechnen des Arbeitspunktes.
- .DC** [LIN|OCT|DEC]<Variable><Startwert><Endw.><Inc.> oder LIST<Werte>*
+[<Weitere Variablenspezifikation>] :Die Arbeitspunktberechnungen werden für alle angegebenen Werte ausgeführt, was auf Kennlinienbildung hinausläuft! Berücksichtigt werden nicht: .IC (Initial Condition); von "SIN" wird nur ein ev. Offset mitberücksichtigt. "Weitere Variablenspez." bewirkt Bildung von Kurvenscharen (2 Variablen!):="nested sweep". Mit .NODSET kann Rechenzeit gespart werden. Bei OCT, DEC ist statt <Inc> die Anzahl Punkte pro Oktave/Dekade anzugeben.
- .SENS** <Output-Variable>: Führt Sensitivity (Empfindlichkeit) -Analyse für angegebene Variable durch.
- .AC** [LIN|OCT|DEC] <Anzahl Punkte /OCT, DEC><Startfrequenz><Endfrequenz>: Es muss mindestens eine AC-Quelle im Netzwerk vorhanden sein! NB. bei Altium: DC und AC Quelle gemeinsam.
- .TRAN** <Zeitschritt><Endzeit>[<Startzeit für Print/Plot>[<Schritt intern>]] [UIC] :
Transientenanalyse: Beginn immer bei t=0. UIC berücksichtigt mit "IC=" Anweisung gesetzte InitialConditions.
- .FOUR** <Frequenzwert><Output-Variable>*: Erzeugt für Output-Variable die Fourieranalyse für 2te bis 9te Harmonische, falls zuvor .TRAN-Analyse durchgeführt wurde. "Frequenzwert" ist die Grundharmonische. Vorsicht: .TRAN muss mindestens Zeitintervall $t=1/\text{"Frequenzwert"}$ lang sein.
- .TEMP** <Temp.werte>*: gilt für alle Analysen, d.h. für jeden Wert werden alle Analysen ausgeführt; Default=27°C; In Option TNOM festlegbar.
- .STEP** [LIN|OCT|DEC]<Variable><Startwert><Endw.><Inc.> oder LIST<Werte>* geeignet um Parameter zu variieren, falls 1 Initialwert mit .PARAM festgelegt wurde. Bei OCT,DEC ist statt <Inc> die Anzahl Punkte pro Oktave/Dekade anzugeben.

- .NODSET** Setzt Knoten auf Startwerte für die Berechnung der Arbeitspunkte; hat auf das Resultat, im Gegensatz zu ".IC" keinen Einfluss, verkürzt aber u.a. die Rechenzeit.
- .TF** <Output-Variable><Input Source>: Kleinsignalanalyse im Arbeitspunkt! Ausgegeben werden Verstärkung, Ein- und Ausgangswiderstand der spezifizierten Variablen. Beide Variablen müssen entweder Strom oder Spannung sein. Input-Strom: Strom durch Quelle nicht zulässig.
- .NOISE** <Spannungsvariable><Unabhängige V/I-Quelle zur Berechnung Input-Noise> +[<Frequ.Intervall>]: Output: immer [Volt/Hz^{0.5}].
- .MC** <Anzahl Durchläufe;max=2000> DC|AC|TRAN <Output-Variable><Funktion> +[LIST] [OUTPUT(ALL|FIRST()|EVERY()|RUNS(<low>,<high>))] [RANGE] : MonteCarlo-Toleranzenanalyse: läuft separat nebst allen anderen Analysen. Bezieht sich auf DEV,LOT,DISTRIBUTION-Spezifikationen der Modellparameter. LOT-Toleranzen gelten für alle Bauteile mit gleichem Modell, während bei DEV die Toleranzen der Bauteile mit gleichem Modell gegeneinander variiert werden. Gemäss Anzahl Durchläufe werden die Stützpunkte gemäss DISTRIBUTION-Verteilungen genommen. Als Funktionen kommen in Frage: YMAX (Delta zu normalem Durchgang genommen), MAX (Maximum genommen,), MIN (Minimum genommen), RISE_EDGE(<Wert>) (1.Überschreiten genommen), FALL_EDGE(<Wert>) (1.Unterschreiten genommen). Nur entweder .MC oder .WCASE möglich.
- .WC** Wie .MC, aber ohne 1. Angabe. =WorstCase Analyse. Unterschied zu .MC: Nur 1 Parameter/Durchlauf verändert. Nur entweder .WCASE oder .MC möglich.

C.3.2 Weiteres zur Sprachsyntax

C.3.2.1 Zeichen, Abkürzungen und Knotenfolge

Sezialzeichen: * ; + . @

- * = Kommentarzeile
- ; = Kommentar in Befehlszeile
- + = Weiterführung des Befehls auf nächster Zeile
- . = Steuerbefehl
- @ = Unterscheidung von gleichartigen Graphen mit unterschiedlichen Parametern

Abkürzungen für Potenzen

In PSPICE: G,MEG,K,M,MIL,U,N,P,F (Vorsicht: M nicht Mega sondern Milli (für Netzliste ab Schema)

In CHARTS: Wie PSPICE, aber: m=Milli und M=Mega. Zudem sind in CHARTS definiert: V (Volt), A (Ampere), W (Watt), d (Degrees), s (seconds), H (Hertz). Nur für Achsenbeschriftung!

Knotenreihenfolge:

- V-Quellen, R, C, L: + - (Spannungsrichtung)
- I-Quellen: + - (Hat Bedeutung der Stromrichtung durch Quelle!)
- Übertrager "K": Wicklungssinn durch Knotenfolge der beiden Induktivitäten (z.B. L1, L2) bestimmt!
- Dioden: A K , Anode, Kathode
- Bipolartransistor: C B E
- JFET, MOSFET (**J**, **M** und **B**): D G S (B), wo B="Bulk"=Substrat bedeutet (nur für MOSFET).


C.3.2.2 Quellen

Urquellen, ungesteuert

- V?? <K+><K->** Spannungsquelle: <Knoten Pluspol><Knoten Minuspol> vgl. IEC 617-2:
- I?? <K+><K->** Stromquelle: K+, K- geben die Stromrichtung durch Quelle an! vgl. IEC 617-2:
- Zusätzliche Angaben:
- DC** <Wert>(DC kann man auch weglassen!) =Gleichstrom-Quellen
- [DC <Wert>] **AC** <Eff.Wert><Phase in Grad> =Sinusquellen, mit optionaler Offset-Angabe (DC). **NB. In Altium ist die DC und AC Quelle dasselbe Modell !**

PULSE (<v1> <v2> <td> <tr> <tf> <pw> <per>)

= periodische Funktion mit folgenden Angaben : N.B. statt v1 und v2 auch i1, i2 , falls Strom.




Mit speziellen Werten können Sprungfunktion und Schrittfunktion erreicht werden!

EXP (<Initialwert:v/i1><Spitzenwert:v/i2>

+<Anstiegverzögerung:td1><Anstiegszeitkonstante:tc1>

+<Abfallverzögerung:td2><Abfall-zeitkonst.:tc2>) =Exponentieller An- und Abstieg



PWL (<t1><v/i1><t2><v/i2>.....)

=Piece Wise Linear: Stückweise lineare Quelle, eingegeben durch bis zu 3995 Wertepaare!

SFFM (<DC-Offset><Spitzenwert des Sinus><Trägerfrequenz>

+<Modulationsgrad><Mod.frequenz>) =Freq.modulierte Ausgangsspannung .

SIN (<DC-Offset><Spitzenwert des Sinus><Frequenz>

+<Startverzögerung><Dämpfungsfaktor:df><Phase>) =exponentiell abnehmende

Sinuskurve. Ohne Angabe "df" ergibt sich ein periodischer Sinus. Wird

df=1/beobachteteZeit, so nimmt Amplitude in der beobachteten Zeit auf ca. 1/3 ab:

{ sin()*EXP(-(t-Startverzögerung)/df) } !SIN → ergibt keine DC-Verbindung in einer Masche!). SIN wird nur in TRAN-Analyse berücksichtigt.

1.1.1.1.1.1.1 Urquellen, gesteuert

E? <+Knoten> <-Knoten> <+Steuerkn.> <-Steuerkn.> <V>.

U=f(U)

F? <+Knoten> <-Knoten> <Vsteuer> <V>. I=f(I).

Vsteuer ist die Spannungsquelle durch welche der Steuerstrom fließt.

G? <+Knoten> <-Knoten> <+Steuerkn.> <-Steuerkn.> <V>.

I=f(U)

H? <+Knoten> <-Knoten> <Vsteuer> <V>. U=f(I).

Vsteuer ist die Spannungsquelle durch welche der Steuerstrom fließt.


C.3.3 Zur Arbeit mit der grafische Oberfläche (Charts und Plots)

Spannungsvariable: V(Knoten1,Knoten2); Falls ein Knoten Bezugspunkt ist (Knoten 0), genügt 1 Knotenangabe. Falls Knoten als Buchstabenname vorliegt, muss Quelle so referenziert werden: V([RESET]). Sonst wird nach Bauteil (Widerstand) R-ESET gesucht.

Stromvariable: I(?name), also Bauteilangabe in Klammer; ebenso. Vorsicht Strom durch Spannungsquelle wird wegen Knotendefinition negativ.

z.B.: I(V1)=- 5mA!!

→



Möglich sind auch die folgenden

allgemeinen **Operatoren:** VDB(K1,K2),

VP(K1,K2), VR(K1,K2), VI(K1,K2) und VM(K1,K2) als Angabe von dB ($=20\log()$), Phase, Realteil, Imaginärteil und Betrag. Ebenso gültig für Ströme: IBD(), IP(), IR(), II(), IM()! K2 (2.Knotenangabe kann entfallen, falls K1 Bezugsknoten (=Knoten 0) ist! VDB ist auf 1Volt der AC Quelle bezogen.

Für mehr als Zweipole können die Stromvariabeln angegeben werden durch:

- I<Knotenname des Bauteils gemäss Syntax>(<Bauteilname>).
- also z.B. IE(Q1) Emitterstrom von Q1, ID(M2) Drainstrom von M1, etc..
- V(R1)@1 bedeutet V(R1) der ersten Schaltungsvariante (von mehreren im gleichen *.cir File, oder bei Verwendung von PARAM!)

Definierte Funktionen (vgl. Manual!):

ABS	=	Betragsfunktion
AVG, RMS	=	Mittelwert und Effektivwert
d, s	=	Ableitung und Integral
EXP	=	e-Funktion
G	=	Gruppenverzögerungszeit
LOG, LOG10	=	log.naturalis und 10er Logarithmus
M	=	Betrag (Magnitude)
MIN, MAX	=	Min-Max.Funktion
PWR	=	Potenzfunktion
R, IMG, P	=	Real-, Imaginärteil und Phase bei komplexen Zahlen
SIGN	=	Vorzeichenfunktion
SIN, COS, TAN, ATAN, ARCTAN	=	trigonometrische Funktionen
SQRT	=	Wurzel

N.B. Vorsicht bei Potenzen in CHARTS: m=Milli, M=Mega ! (nicht so in der Netzliste!)

Abkürzungen in CHARTS: **V (Volt), A (Ampere) W (Watt) d (Degrees) s (seconds) H (Hertz)**

FFT (Fouriertransformation):

Darstellung in CHARTS unter "PLOT-X-Axis" Option "Fourier" anzukreuzen; ev. Eingabe des restriktiven Bereichs.

C.3.4 Weitere Steueranweisungen (Direktiven)

- .SUBCKT** <Name>[<Knotennummern>*] [PARAMS:<<Name>=<Wert>>*]..... .ENDS
=Definiert die folgenden Anweisungen als Unterschaltung, welche durch X? im Hauptteil des Inputfiles aufgerufen werden kann.
- .ENDS.** SUBCKT-Anweisungen müssen mit .ENDS abschliessen.
- .IC** <Spannungs-/Stromvariable>=<Wert>* :Setzt Initialwerte; vgl. auch "IC"= in Anweisungen für "C", "L"
- .STEP** Befehl zum Durchspielen lassen von Werten (Quellen, Parameter). Typische Befehlsangabe bei Parametern:
- .STEP PARAM <Parametername> LIST <Wert>***
Vorsicht: auch bei Verwendung von .STEP muss 1 Defaultwert mit .PARAM vorgängig eingefügt werden.
- .INC** =INCLUDE! Damit lassen sich andere *.CIR Files einbinden.
- .LIB** Bibliothekseintrag
- .OPTIONS** Setzen von Advanced Options im Quelltext
- .STIMULUS** Ein vordefinierter Signalverlauf als Alternative zu einer Quelle. Es können t,y Paare angegeben werden. Es sind für periodische Signale auch Schleifen möglich (z.B. Clock).
- .FUNC** Nebst den fest definierten Funktionen (z.B. sin(x), exp(x)...), lassen sich zur Parameterangabe auch komplizierte Funktionsausdrücke verwenden. Diese müssen in { } Klammern stehen. z.B. **R3 3 2 {5*4}** . Wird der Ausdruck zu lang kann die Funktion mit der :FUNC Anweisung vereinbart werden. Diese muss allerdings im Quelltext vor der Zeile, wo diese verwendet wird, definiert sein. z.B. **.func SUMME(x,y) {x*y}**
R3 3 2 {SUMME(5,4)}
- .END** Source-Files müssen mit .END abschliessen.