

REFERENCIAS DEL POWER TREE

- **Teensy 4.0(MCU):** <https://www.pjrc.com/store/teensy40.html>
A 600MHz consume 100mA, para 816MHz (aproximación), muestras de 12 bits

$$I_{in} = \frac{816MHz * 100mA}{600MHz} = 136mA$$

- **TC7660 (genera riel de -3.3 V para operación bipolar del PGA):**
-**Datasheet:** <https://ww1.microchip.com/downloads/en/DeviceDoc/21465C.pdf>
-Conmuta a 10kHz, bajo consumo de corriente, requiere solo dos capacitores externos;

$$P_{out} \approx 3.3 \cdot (1.50 \text{ a } 1.75) \text{ mA} \approx 4.95 \text{ a } 5.78 \text{ mW}$$

El datasheet del TC7660 dice que tiene una eficiencia de potencia típica de 98%, entonces:

$$P_{in} \approx \frac{P_{out}}{\eta}$$

y como la entrada es de aproximadamente +3.3 V:

$$I_{in} \approx \frac{P_{out}}{\eta \cdot V_{in}}$$

Como en este caso $V_{in} \approx |V_{out}| \approx 3.3 \text{ V}$, eso se simplifica mucho:

$$I_{in} \approx \frac{I_{out}}{\eta}$$

Si se toma $\eta \approx 0.98$, entonces:

$$I_{in} \approx \frac{1.50 \text{ a } 1.75}{0.98} \approx 1.53 \text{ a } 1.79 \text{ mA}$$

y después se suma el consumo propio del chip:

$$I_{in_total} \approx 1.53 \text{ a } 1.79 + 0.08 \approx 1.61 \text{ a } 1.87 \text{ mA}$$

- **LTC6910-2(PGA-ajusta la ganancia de entrada):**
-**Datasheet:** <https://www.analog.com/media/en/technical-documentation/data-sheets/6910fb.pdf>
-Inversor, reduce componentes externos, ganancia-ancho de banda típico de aproximadamente 13 MHz en ganancia 64 bajo ciertas condiciones.

El datasheet menciona “: $V_s = \pm 5V: 3mA \text{ o } 3.5mA$ ”, entonces para aproximar:

$$I_+ \approx I_- \approx \frac{I_{\text{total}}}{2}$$

Por lo tanto:

$$I_{-3.3V} \approx \frac{3.0 \text{ mA}}{2} = 1.50 \text{ mA}$$

$$I_{-3.3V} \approx \frac{3.5 \text{ mA}}{2} = 1.75 \text{ mA}$$

Ganancia	Rango de entrada aproximado antes del ADC
0	Entrada apagada
1	$\pm 1.65 \text{ V}$
2	$\pm 825 \text{ mV}$
4	$\pm 412 \text{ mV}$
8	$\pm 206 \text{ mV}$
16	$\pm 103 \text{ mV}$
32	$\pm 51.6 \text{ mV}$
64	$\pm 25.8 \text{ mV}$

- **MCP602 (filtro):**
- **Datasheet:** <https://www1.microchip.com/downloads/aemDocuments/documents/APID/ProductDocuments/DataSheets/20001685E.pdf>
 - Amplificador operacional CMOS doble (dos op-amps independientes), rail to rail.
 - Se muestrea por defecto a 200 kS/s, por lo que la frecuencia de Nyquist es:

$$f_N = 100 \text{ kHz}$$

Por eso usa un filtro antialiasing de 94 kHz, ligeramente por debajo de Nyquist.

- El MCP602 tiene un producto ganancia-ancho de banda típico de 2.8 MHz y es estable en ganancia unitaria.

I_{in} (por amplificador): 230uA; como es Dual

$$230\mu A * 2 = 0.46\text{mA por chip}$$

ETAPA DE OFFSET

- **R2 y R7: divisor para crear 1.65 V:** 10k e $I = 165\mu A$ Es suficientemente baja para no gastar mucha potencia, pero suficientemente alta para que el nodo de 1.65 V no sea demasiado frágil.

- **R3 y R5: promedian señal + offset:** Como la entrada del op-amp idealmente no consume corriente, ese nodo queda aproximadamente como el promedio de ambas tensiones
- **R4 y R6:** amplificador no inversor con ganancia 2

ETAPA DE FILTRO ANTI-ALIASING: filtro pasa-bajas activo tipo Sallen-Key de ganancia unitaria, con frecuencia de corte en 94kHz

$$F_c = \frac{1}{2 * \pi \sqrt{R1 * R2 * C1 * C2}}$$

-Filtro PWM:

$$F_c = \frac{1}{2 * \pi * R * C} = 1.6 \text{ Hz}$$

La PWM de OLIA trabaja alrededor de 146 kHz, eso significa que la componente rápida de PWM queda fuertemente atenuada. El filtro deja pasar el valor promedio lento, pero elimina casi por completo el rizado rápido.

- **74HC4046AD (PLL-sincroniza fase y genera la frecuencia multiplicada):** sistema de realimentación. Su objetivo no es simplemente generar una frecuencia, sino hacer que un oscilador local siga la fase de una señal de referencia.

- **Datasheet:** https://assets.nexperia.com/documents/data-sheet/74HC_HCT4046A.pdf

Se divide la corriente en dos partes:

$$I_{4046} \approx I_{estática} + I_{dinámica}$$

$$I_{estática} = 8\mu A$$

Cálculo de I_{prom} (corriente promedio del divisor resistivo que puse a la salida del VCO hacia el Teensy):

por las dos resistencias en serie es (una de 2.2 kΩ y una de 3.3 kΩ):

$$I_{alto} = \frac{V}{R_{12} + R_{13}} = \frac{5}{2.2k + 3.3k} = \frac{5}{5.5k} = 0.909 \text{ mA}$$

el divisor consume aproximadamente:

$$I_{alto} \approx 0.909 \text{ mA}$$

Pero el datasheet del 4046 dice que, cuando el nivel DC de VCO_IN se mantiene constante, la señal VCO_OUT tiene un duty cycle de 50 % con una desviación máxima esperada de 1 %. Eso quiere decir que, idealmente, la señal pasa la mitad del tiempo en alto y la mitad del tiempo en bajo. Cuando está en bajo, la corriente del divisor es prácticamente:

$$I_{bajo} \approx 0$$

Entonces la corriente promedio del divisor es:

$$I_{prom} = D \cdot I_{alto}$$

con $D = 0.5$. Por tanto:

$$I_{prom} = 0.5 \cdot 0.909 \text{ mA} = 0.4545 \text{ mA} \approx 0.455 \text{ mA}$$

- la hoja de datos indica que el VCO necesita un capacitor externo entre C1A y C1B, y una resistencia externa hacia tierra para definir el rango de frecuencia

Determinar el rango de frecuencia del VCO

- **C4= 820pF:** C14 es el capacitor de temporización del VCO. Internamente, el 4046 carga y descarga ese capacitor. La frecuencia aumenta cuando el capacitor se carga y descarga más rápido. Al aumentar C14, baja la frecuencia máxima. Al reducir C14, sube la frecuencia máxima, pero el circuito se vuelve más sensible a capacitancias parásitas.
- **P1=200K:** Ajustar P1 cambia el rango de frecuencia libre del VCO. Esto es importante porque un PLL no puede bloquear cualquier frecuencia arbitraria: el VCO debe ser capaz de generar aproximadamente:

$$f_{VCO} \approx 64f_{EXTREF}$$

Si el VCO libre está demasiado lejos, el lazo puede no capturar la referencia. P1 permite calibrar el rango. En un lock-in, esto es útil porque la referencia externa puede cambiar, y el reloj interno debe poder seguirla.

-
- **PC2OUT:** Este es el comparador de fase 2, que en realidad es un detector de fase. PC2 no solo sabe si una señal está adelantada o atrasada; también sabe si una frecuencia es mayor o menor que la otra

Filtro R12-C16-R14: Este filtro convierte los pulsos de corrección del comparador de fase en una tensión relativamente suave para el VCO

- **R12 = 220 kΩ** limita la corriente de carga/descarga desde PC2OUT hacia el nodo PLLCTRL. Hace que el PLL no reaccione violentamente a cada pulso.
- **C16 = 1.5 μF** almacena la tensión de control. Es la “memoria analógica” del PLL.
- **R14 = 4.7 kΩ** introduce un cero en la respuesta del filtro. Esto ayuda a la estabilidad y evita que el lazo sea excesivamente integrador y oscilatorio.

- **74HC4060D (cuenta y divide la frecuencia):**

https://assets.nexperia.com/documents/data-sheet/74HC_HCT4060.pdf

Retomando:

$$I_{4046} \approx I_{estática} + I_{dinámica}$$

De acuerdo con el datasheet:

$$I_{estática} = 8\mu A$$

Se toma el peor caso del lock-in amplifier en referencia externa: el multiplicador genera 64 ciclos por cada ciclo de referencia y admite hasta 6 kHz (de ref externa).

$$f \approx 64 \times 6 \text{ kHz} = 384 \text{ kHz}$$

La parte dinámica se calcula con la fórmula que da el propio datasheet usando la capacitancia de disipación C_{PD} :

$$P_D = C_{PD} V_{CC}^2 f_i N + \sum (C_L V_{CC}^2 f_o)$$

y para el 74HC4060 a 5 V el datasheet da $C_{PD} = 40 \text{ pF}$ con $N = 1$ (número de entradas del chip que están cambiando de estado - RS).

Entonces:

$$P_{dinamica} \approx C_{PD} V^2 f$$

Al sustituir:

$$P_{dinamica} \approx 40 \times 5^2 \times 0.384$$

$$P_{dinamica} \approx 40 \times 25 \times 0.384$$

$$P_{dinamica} \approx 0.384 \text{ mW}$$

Para la corriente dinámica:

$$I_{dinamica} = \frac{P}{V} = \frac{0.384 \text{ mW}}{5 \text{ V}} = 0.0768 \text{ mA}$$

Ahora se suma:

$$I_{total} \approx 0.008 + 0.0768 = 0.0848 \text{ mA}$$

y luego la potencia total:

$$P = V \cdot I = 5 \times 0.0848 \text{ mA} = 0.424 \text{ mW}$$

- **Divisores resistivos:** Las corrientes de esos bloques se calculan con:

$$I = \frac{V}{R_{total}}$$

R11 = 2.2 kΩ y R13 = 3.3 kΩ: La salida VCLOCK del 4046 está alimentada a 5 V, así que su nivel alto será cercano a 5 V. Pero si TRIGGER va hacia una Teensy 4.0, no conviene aplicar 5 V directamente: PJRC indica que los pines digitales de Teensy 4.0 aceptan señales de 0 a 3.3 V y no son tolerantes a 5 V

El divisor hace:

$$V_{TRIGGER} = V_{VCLOCK} \frac{R_{13}}{R_{11} + R_{13}}$$

Con tus valores:

$$V_{\text{TRIGGER}} = 5V \frac{3.3k}{2.2k + 3.3k}$$
$$V_{\text{TRIGGER}} \approx 3.0V$$

RESUMEN DE FUNCIONAMIENTO PLL:

1. Entra señal de referencia externa
2. Se compara señal externa con la PLLDIV64 por medio de PC2OUT (entrega pulsos de corrección)
3. Filtro de lazo: convierte los pulsos digitales de PC2OUT en una tensión analógica llamada PLLCTRL
4. Realimentación con PLLCTRL
5. Se genera VCOCLK
6. Luego VCLOCK se divide en el 4060
7. La señal PLLDIV64 vuelve al pin 3 del 4046

-La idea fundamental es esta:

$$f(t) = \frac{1}{2\pi} \frac{d\phi(t)}{dt}$$

La frecuencia es la derivada temporal de la fase. Por eso, si dos señales tienen una diferencia de fase constante, entonces sus frecuencias son iguales. Un PLL usa este principio:

1. Compara la fase de una señal externa con la fase de una señal generada localmente.

Compara:

$$f_{\text{EXTREF}} \text{ contra } \frac{f_{\text{VCLOCK}}}{64} = f_{\text{PLLDIV64}}$$

Por eso, cuando el PLL está bloqueado:

$$f_{\text{EXTREF}} = \frac{f_{\text{VCLOCK}}}{64}$$

y por tanto:

$$f_{\text{VCLOCK}} = 64f_{\text{EXTREF}}$$

$$f_{\text{PLLDIV64}} = f_{\text{EXTREF}}$$

y además intenta que queden con una diferencia de fase estable. Idealmente:

$$\phi_{\text{PLLDIV64}} \approx \phi_{\text{EXTRF}}$$

-Si PLLDIV64 va más lenta que la referencia, el PLL sube el voltaje PLLCTRL, aumentando la frecuencia del VCO. Si PLLDIV64 va más rápida, baja PLLCTRL, reduciendo la frecuencia del VCO. Cuando ambas tienen la misma frecuencia y una fase estable, se dice que el PLL está **locked** o enganchado.

2. el 4046 genera VCLOCK, el 4060 divide VCLOCK entre 64, y el 4046 ajusta su VCO hasta que la señal dividida coincida con la referencia externa.

-VCLOCK entra al 4060.

-El 4060 cuenta pulsos.

-Una salida intermedia se llama PLLDIV64.

-PLLDIV64 vuelve al pin COMPIN del 4046.