

공학석사 학위논문

3차원 낸드 플래시 메모리의
수직전하재분포 특성 분석
및 모델링

Analysis and modeling of
Vertical Redistribution
in 3D NAND Flash memory

2026 년 8 월

서울대학교 대학원

전기 · 정보공학부

이 찬

3차원 낸드 플래시 메모리의 수직전하재분포 특성 분석 및 모델링

Analysis and modeling of
Vertical Redistribution
in 3D NAND Flash memory

지도 교수 신 형 철

이 논문을 공학석사 학위논문으로 제출함
2026 년 8 월

서울대학교 대학원
전기 · 정보공학부
이 찬

이찬의 공학석사 학위논문을 인준함
2026 년 8 월

위 원 장 _____ 남 동 욱 (인)

부위원장 _____ 신 형 철 (인)

위 원 _____ 홍 규 식 (인)

초 록

3D NAND Flash 메모리는 높은 집적도와 비휘발성 특성을 바탕으로 대용량 저장 장치의 핵심 기술로 활용되고 있다. 그러나 전하 트랩 기반 구조에서는 저장 전하의 총량뿐 아니라 전하 저장층 내부의 전하 분포가 문턱전압과 단기 리텐션 특성에 영향을 미친다. 특히 프로그램 직후 발생하는 수직전하재분포는 전하 중심의 수직 방향 이동에 의해 문턱전압 증가를 유발하는 현상으로 알려져 있으나, 그 물리적 원인은 명확히 규명되지 않았다.

본 연구에서는 TCAD 시뮬레이션을 이용하여 전하 트랩 기반 3D NAND Flash 메모리의 수직전하재분포 현상을 분석하고 모델링하였다. 먼저 실제 프로그램 동작을 보다 정확히 모사하기 위해 에너지 완화 개념을 반영한 보정 방법을 적용하였다. 이를 통해 프로그램 직후 전하 중심이 블로킹 산화막 방향에 가깝게 형성되는 초기 조건을 구현하였다. 수직전하재분포의 원인을 규명하기 위해 포획 전자의 방출-이동-재포획 과정과, 프로그램 직후 남아 있는 자유 전자의 이동-포획 과정을 비교하였다. Poole-Frenkel 방출 시간 계산, 리텐션 시간에 따른 전하 분포 분석, 트랩 에너지 준위 변화 검증을 통해

수직전하재분포의 주요 원인은 포획 전자의 방출이 아니라 플로팅 산화막 근처에 남아 있는 자유 전자의 이동 및 포획 과정임을 확인하였다. 이 자유 전자들은 리텐션 시간 동안 터널 산화막 방향으로 이동하여 빈 트랩에 포획되고, 그 결과 전하 중심이 이동하면서 문턱전압이 증가한다.

또한 수직전하재분포에 의한 문턱전압 변화를 Stretched Exponential Function으로 표현하고, 각 파라미터를 자유 전자 비율, 전체 전자량, 전하 중심 이동과 연관된 물리량으로 모델링하였다. 구조 파라미터 분석 결과, 질화막 두께가 두꺼워지거나 질화막 트랩 농도가 증가할수록 프로그램 직후 남아 있는 자유 전자의 양이 감소하여 수직전하재분포에 의한 문턱전압 증가가 완화됨을 확인하였다. 본 연구는 수직전하재분포가 소자 구조 및 전하 저장층 특성에 따라 달라질 수 있음을 보였으며, 3D NAND Flash 메모리의 단기 리텐션 신뢰성 개선을 위한 물리적 해석 기반을 제시한다.

주요어 : 3차원 낸드 플래시 메모리, 수직전하재분포, TCAD 시뮬레이션, 단기 리텐션, 전하 중심

학 번 : 2024-25357

목 차

초 록	i
제 1 장 서 론.....	1
제 2 장 낸드 플래시의 기본 동작 및 단거리텐션	9
제 1 절 낸드 플래시 메모리의 기본 동작.....	9
제 2 절 단기 리텐션 메커니즘.....	14
제 3 절 전하 중심 개념 및 특성	19
제 3 장 TCAD 시뮬레이션 분석	25
제 1 절 TCAD 시뮬레이션 환경 구성.....	25
제 2 절 Energy relaxation의 개념과 시뮬레이션에서의 적용 ..	33
제 3 절 수직전하재분포의 메커니즘 규명.....	43
제 4 절 전하 중심이동 분석	56
제 4 장 구조 파라미터에 따른 수직전하재분포 특성 분석	72
제 1 절 수직전하재분포 모델링	74
제 2 절 구조 파라미터에 따른 수직전하재분포 특성.....	85
제 5 장 결 론.....	95
참고문헌.....	99
Abstract.....	105

표 목차

[표 1]	27
[표 2]	94

그림 목차

[그림 1]	2
[그림 2]	5
[그림 3]	9
[그림 4]	14
[그림 5]	16
[그림 6]	19
[그림 7]	23
[그림 8]	25
[그림 9]	30
[그림 10]	33
[그림 11]	37
[그림 12]	38
[그림 13]	43
[그림 14]	45
[그림 15]	46
[그림 16]	49
[그림 17]	50
[그림 18]	53
[그림 19]	58
[그림 20]	62
[그림 21]	63
[그림 22]	67
[그림 23]	68
[그림 24]	71
[그림 25]	72
[그림 26]	74
[그림 27]	76
[그림 28]	77
[그림 29]	82
[그림 30]	85
[그림 31]	87
[그림 32]	89
[그림 33]	90
[그림 34]	92
[그림 35]	93

제 1 장 서 론

비휘발성 메모리는 전원이 제거된 이후에도 저장된 정보를 유지할 수 있다는 장점을 바탕으로 모바일 기기, 데이터 센터, 인공지능 가속기, 차량용 전장 시스템 등 다양한 응용 분야에서 핵심 저장 장치로 활용되고 있다. 특히 NAND Flash 메모리는 높은 집적도, 낮은 소비전력, 우수한 데이터 보존 특성을 기반으로 대용량 저장 장치의 핵심 기술로 발전해 왔다 [1], [2]. NAND Flash 메모리는 전하 저장층에 전자를 저장하거나 제거함으로써 셀의 문턱전압을 변화시키고, 이를 통해 논리 정보를 구분한다. 따라서 저장 전하의 안정성과 문턱전압 분포의 제어는 NAND Flash 메모리의 신뢰성과 직접적으로 연결된다.

초기의 NAND Flash 메모리는 셀을 평면 방향으로 축소하는 2D 구조를 기반으로 집적도를 향상시켜 왔다. 2D NAND에서는 셀 면적을 줄이고 게이트 길이와 절연막 두께를 축소함으로써 동일한 칩 면적 안에

더 많은 셀을 집적할 수 있었다. 그러나 미세화가 지속됨에 따라 셀 간 거리가 감소하고, 저장 전하량이 줄어들면서 여러 한계가 나타나기 시작하였다 [3]. 인접 셀 간 전기적 간섭이 증가하였고, 터널 산화막과 전하 저장층의 두께 축소로 인해 전하 손실 및 산포 증가 문제가 심화되었다.

또한 하나의 셀에 저장되는 전자 수가 줄어들면서 공정 변동, 랜덤 전하 포획, 계면 결함 등이 문턱전압에 미치는 영향이 커졌다. 이로 인해 단순한 평면 미세화만으로는 고집적화와 신뢰성을 동시에 확보하기 어려워졌다.

이러한 2D NAND의 한계를 극복하기 위해 NAND Flash 메모리는 3D 구조로 전환되었다. 3D NAND Flash는 셀을 평면 방향으로 계속 축소하는 대신, 수직 방향으로 적층하여 집적도를 향상시키는 구조이다 [4], [5]. 즉, 기존 2D NAND가 셀의 가로·세로 크기를 줄여 집적도를 높였다면, 3D NAND는 여러 층의 메모리 셀을 수직으로 쌓아 동일 면적에서 저장 용량을 증가시킨다. 이를 통해 과도한 미세화 없이도 고용량 구현이 가능해졌으며, 셀 간 간섭과 산화막 신뢰성 문제를 완화할 수 있게 되었다 [6],[7].




그림 1. 2차원 평면 구조에서 수직 회전된 구조를 가진 3차원 낸드 플래시 셀 구조로의 변화 [4].

3D NAND로의 전환 과정에서는 전하 저장 방식도 중요한 변화가 있었다. 기존 2D NAND에서는 금속 플로팅 게이트에 전하를 저장하는 구조가 주로 사용되었으나, 3D 구조에서는 수직 채널을 따라 다수의 셀이 적층되기 때문에 금속 플로팅 게이트 구조를 그대로 적용하기 어렵다. 기존 플로팅 게이트는 금속이라는 물질의 특성상 인접 셀과의 전기적 간섭이 커질 수 있으며, 3차원 적층 공정에서 셀 별 저장층을 정밀하게 분리하는 데 한계가 있다 [8]. 이에 따라 3D NAND에서는

절연성 질화막 내부의 국소 결합에 전하를 저장하는 전하 트랩 구조가 널리 사용된다. 전하 트랩 구조는 저장 전하가 질화막 내부의 국소적인 결합 준위에 포획되기 때문에, 플로팅 게이트 구조에 비해 전하 간섭을 완화할 수 있고 3D 적층 구조 구현에 유리하다 [9], [10].

그러나 3D NAND Flash의 적층 수가 증가하고 셀 구조가 복잡해짐에 따라, 단순히 전하가 저장되었는지 여부뿐 아니라 전하가 전하 저장층 내부의 어느 위치에 분포하는지가 중요해졌다. 전하 트랩 구조에서는 전자가 질화막 내부의 결합에 국소적으로 저장되므로, 동일한 전하량이 저장되어 있더라도 전하가 터널 산화막 쪽에 가까운지, 블로킹 산화막 쪽에 가까운지에 따라 채널에 미치는 전기적 영향이 달라진다. 따라서 저장 전하의 총량뿐 아니라 전하 중심의 위치 변화가 문턱전압 변화에 영향을 줄 수 있다.

특히 프로그램 직후 짧은 시간 영역에서 발생하는 단기 리텐션 현상은 3D NAND Flash 메모리의 신뢰성 측면에서 중요한 문제이다. 일반적인 장기 리텐션 열화는 저장된 전하가 터널 산화막 또는 블로킹 산화막을 통해 손실되거나, 질화막 내에서 전기장에 의해 채널 방향으로 전하가 손실되는 현상으로 설명되는 경우가 많다 [11], [12], [13]. 그러나

프로그램 직후 발생하는 단기 문턱전압 변화는 단순한 전하 손실만으로 설명하기 어렵다. 짧은 시간 동안 전체 저장 전하량이 크게 감소하지 않더라도, 전하 저장층 내부에서 전하 분포가 재배열되면 문턱전압은 변화할 수 있다. 이는 단기 리텐션 현상을 이해하기 위해 전하 손실 관점뿐 아니라 전하 중심 이동 관점의 해석이 필요함을 의미한다.




그림 2. 낸드플래시의 신뢰성을 결정하는 문턱전압 산포 열화의 원인별 기여도 [14]

본 연구에서는 이러한 단기 리텐션 현상 중 수직전하재분포 현상에

주목하였다. 수직전하재분포는 프로그램 이후 전하 저장층 내부의 전하 분포가 수직 방향으로 재배열되면서 문턱전압이 변화하는 현상이다. 이는 저장 전하가 외부로 빠져나가는 전하 손실 현상과 구별되며, 전하 저장층 내부에서의 전하 포획, 이동, 재배열에 의해 발생할 수 있다 [15]. 특히 질화막 두께와 질화막내 결함 농도는 전하가 분포할 수 있는 공간과 연관되어있어, 수직전하재분포 특성에 직접적인 영향을 미칠 수 있다.

수직전하재분포 현상을 분석하기 위해서는 전하 저장층 내부의 전하 포획, 방출, 이동, 전기장 분포를 함께 고려해야 한다. 그러나 실험적 측정만으로 질화막 내부의 전하 분포와 전하 중심 변화를 직접 확인하기는 어렵다. 이에 따라 본 연구에서는 TCAD 시뮬레이션을 활용하여 NAND Flash 메모리의 프로그램 및 리텐션 동작을 구현하고, 프로그램 직후 전하 저장층 내부에서 발생하는 전하 분포 변화를 분석하였다. TCAD 시뮬레이션은 소자 구조, 물질 파라미터, 전기적 바이어스 조건을 기반으로 전위, 전기장, 전하 밀도, 결함 점유율 등의 내부 물리량을 계산할 수 있으므로, 외부 문턱전압 변화와 내부 전하 분포 변화를 연결하여 해석하는 데 적합하다 [16].

또한 본 연구에서는 시뮬레이션 결과를 바탕으로 수직전하재분포

현상을 정량적으로 설명할 수 있는 모델을 제안하였다. 단기 리텐션 특성은 시간에 따른 문턱전압 변화로 관찰되므로, 이를 해석하기 위해서는 문턱전압 변화량, 시정수, 전하 중심 이동을 함께 설명할 수 있는 모델이 필요하다. 본 연구에서는 전하 중심 개념을 도입하여 전하 저장층 내부의 전하 분포 변화를 해석하고, 수직 방향 전하 중심 이동이 문턱전압 변화로 연결되는 과정을 모델링하였다. 이를 통해 단기 리텐션 현상이 단순 전하 손실이 아니라 전하 저장층 내부 전하의 공간적 재배열에 의해 발생할 수 있음을 분석하였다.

본 논문의 구성은 다음과 같다. 제 2 장에서는 NAND Flash 메모리의 기본 동작 원리와 단기 리텐션 특성을 설명한다. 먼저 2D NAND Flash의 미세화 한계와 3D NAND Flash로의 전환 배경을 정리하고, 전하 트랩 기반 3D NAND Flash의 프로그램 및 리텐션 동작을 설명한다. 이어서 단기 리텐션 메커니즘과 전하 중심 개념을 통해 수직전하재분포 해석의 기초를 제시한다. 제 3 장에서는 TCAD 시뮬레이션 환경 구성, 시뮬레이션 환경에 에너지 완화 개념의 적용, 시뮬레이션 결과 분석 및 수직전하재분포 모델링 과정을 설명한다. 제 4 장에서는 구조 파라미터에 따른 수직전하재분포 특성을 분석한다. 특히 질화막 두께와 질화막 결함 농도 변화가 단기 리텐션 특성 및 전하 중심

변화에 미치는 영향을 비교한다. 마지막으로 제 5 장에서는 본 연구의 주요 결과를 요약하고, 수직전하재분포 모델의 의미와 향후 연구 방향을 제시한다.

본 연구의 목적은 전하 트랩 기반 3D NAND Flash 메모리에서 프로그램 직후 발생하는 단기 리텐션 현상을 전하 중심 이동 관점에서 해석하고, TCAD 시뮬레이션과 모델링을 통해 수직전하재분포의 물리적 원인을 분석하는 것이다. 이를 통해 질화막 두께 및 질화막 결함 농도와 같은 구조 파라미터가 단기 리텐션 특성에 미치는 영향을 규명하고, 향후 3D NAND Flash 메모리의 신뢰성 개선 및 구조 최적화를 위한 물리적 해석 기반을 제공하고자 한다.

제 2 장 낸드 플래시 기본 동작 및 단기 리텐션

제 1 절 낸드 플래시의 기본 동작




그림 3. 전하 트랩 기반 낸드 플래시 셀에서의 프로그램 동작 및 이레이즈 동작에서의 밴드 다이어그램 [17]

NAND Flash 메모리는 전하 저장층에 전자를 저장하거나 제거하여 셀의 문턱전압을 조절하고, 이를 통해 데이터를 저장하는 비휘발성 메모리이다. 전하 트랩 기반 NAND Flash 메모리에서는 도전성 플로팅 게이트가 아니라 절연성 질화막 내부의 트랩 준위에 전자를 저장한다. 프로그램 동작에 의해 전자가 질화막 내부에 포획되면 셀의 문턱전압은 증가하고, 소거 동작에 의해 저장 전자가 제거되거나 정공이 주입되면 문턱전압은 감소한다. 따라서 NAND Flash 메모리의 기본 동작은 전하

저장층 내 전하량과 전하 분포를 제어하여 문턱전압 상태를 구분하는 과정으로 이해할 수 있다.

전하 트랩 기반 NAND Flash 메모리의 메모리 셀은 일반적으로 채널, 터널 산화막, 전하 트랩 질화막, 블로킹 산화막, 게이트 전극으로 구성된다. 터널 산화막은 채널과 전하 저장층 사이에 위치하며, 프로그램 및 소거 동작 시 전자가 이동하는 장벽 역할을 한다. 질화막은 전하를 저장하는 영역으로, 내부에 존재하는 트랩 준위가 전자를 포획한다. 블로킹 산화막은 저장된 전하가 게이트 전극 방향으로 빠져나가는 것을 억제하며, 게이트 전압이 채널과 전하 저장층에 전달되는 정도를 결정한다. 이러한 적층 구조에서 전하의 이동과 포획은 인가 전압에 의해 형성되는 전기장에 의해 제어된다.

프로그램 동작은 선택된 셀의 문턱전압을 증가시키는 동작이다. 프로그램 시 선택된 워드라인에는 높은 양의 프로그램 전압이 인가되고, 채널 영역에는 상대적으로 낮은 전위가 형성된다. 이때 터널 산화막에는 강한 전기장이 형성되며 얇아진 에너지 장벽을 통해 채널의 전자들이 터널 산화막을 통과하는 Fowler Nordheim Tunneling(FN) 터널링에 의해 질화막 내부로 주입된다. 주입된 전자들은 질화막 내부의 트랩 준위에 포획되고, 포획된 음전하는 채널에 대한 게이트 전압의 영향을

차폐한다. 그 결과 동일한 채널 전류를 형성하기 위해 더 높은 게이트 전압이 필요하게 되며, 셀의 문턱전압이 증가한다.

반대로 소거 동작은 셀의 문턱전압을 감소시키는 동작이다. 소거 시에는 프로그램 동작과 반대 방향의 전기장이 형성되어 질화막에 저장된 전자가 채널 또는 기판 방향으로 제거되거나, 경우에 따라 정공이 전하 저장층으로 주입되어 저장 전하를 보상한다. 그림 3 은 채널에 형성된 정공의 주입을 활용한 이레이즈 동작을 보여준다. 저장된 음전하가 감소하면 채널에 대한 전하 차폐 효과가 줄어들고, 셀은 더 낮은 게이트 전압에서도 도통될 수 있다. 이에 따라 문턱전압은 낮아진다. 즉 프로그램과 소거 동작은 전하 저장층 내 유효 저장 전하량을 증가 또는 감소시켜 문턱전압을 서로 다른 상태로 이동시키는 과정이다.

이 중 본 연구에서 주목하는 동작은 프로그램 동작이다. 프로그램 동작은 단순히 전자의 총 저장량을 증가시키는 과정이 아니라, 전자가 질화막 내부의 어느 위치에 포획되는지를 결정하는 과정이기도 하다. 전하 트랩 기반 구조에서는 전자가 연속적인 도전층에 저장되는 것이 아니라 질화막 내부의 국소 트랩에 포획되므로, 프로그램 조건에 따라 전하의 공간적 분포가 달라질 수 있다. 예를 들어 프로그램 전압,

프로그램 시간, 질화막 두께, 트랩 밀도, 전기장 분포가 달라지면 전자가 주입되는 깊이와 포획되는 위치가 달라진다. 따라서 동일한 문턱전압 증가량을 갖는 경우에도 전하 저장층 내부의 전하 분포는 서로 다를 수 있다 [18].

프로그램 직후에는 질화막 내부에 포획된 전하뿐 아니라, 아직 안정적인 트랩에 포획되지 못한 전자 또는 상대적으로 얕은 트랩에 존재하는 전하가 함께 존재할 수 있다. 이들은 리텐션 초기 시간 동안 주변 트랩으로 이동하거나, 더 안정한 위치로 재포획되거나, 전기장 및 에너지 완화 과정에 의해 공간적으로 재배열될 수 있다. 이 과정에서 전체 저장 전하량의 변화가 크지 않더라도 전하 중심이 이동하면 문턱전압은 변할 수 있다. 특히 전하 트랩층 내부에서 전하가 수직 방향으로 재분포하면 채널에 대한 전기적 결합이 변화하므로, 프로그램 직후 짧은 시간 영역의 문턱전압 변화가 발생할 수 있다 [19].

따라서 프로그램 동작의 결과로 형성된 초기 전하 분포의 변화로 인해 단기 리텐션 특성이 변할 수 있다. 프로그램 전압이 높거나 프로그램 시간이 길어지면 더 많은 전자가 질화막 내부로 주입될 수 있지만, 동시에 전자가 더 깊은 위치까지 이동하거나 특정 영역의 트랩을 우선적으로 채울 가능성도 커진다. 또한 질화막 두께가 달라지면 전하가

분포할 수 있는 수직 방향 공간이 변하고, 트랩 밀도 또는 결함 농도가 달라지면 전자가 포획될 수 있는 위치와 포획 확률이 달라진다. 이와 같은 프로그램 조건 및 구조 파라미터의 차이는 프로그램 직후 전하 분포의 차이로 이어지며, 이후 단기 리텐션 시간 영역에서 나타나는 문턱전압 변화의 크기와 방향에 영향을 줄 수 있다.

결과적으로 전하 트랩 기반 NAND Flash 메모리의 프로그램 동작은 문턱전압을 증가시키는 기본 저장 동작인 동시에, 단기 리텐션 특성을 결정하는 초기 조건을 형성하는 과정이다. 따라서 단기 리텐션 현상을 정확히 해석하기 위해서는 프로그램 이후 저장된 전하의 총량뿐 아니라, 전하 저장층 내부에서의 전하 분포의 변화를 함께 고려해야 한다.

제 2 절 단기 리텐션 메커니즘




그림 4. 3차원 낸드 플래시 셀에서 단기 리텐션 메커니즘의 모식도

리텐션은 NAND Flash 메모리에 저장된 데이터가 시간이 지나도 유지되는 특성을 의미한다. NAND Flash 메모리는 전하 저장층에 저장된 전하량에 따라 문턱전압 상태를 구분하므로, 리텐션 특성은 저장 전하가 시간에 따라 얼마나 안정적으로 유지되는지를 나타낸다. 일반적으로 리텐션 열화는 저장된 전하가 시간이 지남에 따라 손실되면서 문턱전압이 변화하는 현상으로 이해된다. 특히 장기 리텐션에서는 저장 전하가 터널 산화막 또는 블로킹 산화막을 통해 빠져나가거나, 트랩에서 방출되는 과

정이 주요 원인으로 고려된다 [11], [12], [13].

그러나 NAND Flash 메모리에서는 장시간에 걸친 리텐션 열화뿐 아니라, 프로그램 직후 매우 짧은 시간 영역에서 발생하는 문턱전압 변화도 중요하다. 이러한 단기 리텐션 현상은 프로그램 완료 직후부터 수 μs , ms 또는 s 수준의 짧은 시간 안에 발생할 수 있으며, 셀의 문턱전압 분포를 빠르게 변화시킬 수 있다 [14]. 특히 NAND Flash 메모리에서는 ISPP 방식의 프로그램 동작, 검증 동작, 재프로그램 동작, 읽기 동작 등이 연속적으로 수행되므로, 동작과 동작 사이의 짧은 시간 동안 발생하는 문턱전압 변화도 실제 동작 특성에 영향을 줄 수 있다. 따라서 단기 리텐션은 단순히 장기 데이터 보존성의 초기 구간이 아니라, NAND Flash 동작 과정에서 문턱전압 분포와 읽기 마진을 변화시키는 중요한 신뢰성 요소로 이해되어야 한다.

단기 리텐션 현상을 설명하기 위해 여러 메커니즘이 제안되어 왔다. 대표적인 현상 중 하나는 de-trapping이다. Detrapping은 전하 저장층의 트랩에 포획되어 있던 전자가 시간이 지나면서 트랩에서 방출되는 현상을 의미한다 [20]. 프로그램 동작 후 질화막 내부에 저장된 전자 중 일부는 상대적으로 얇은 에너지 준위에 포획되어 있을 수 있으며, 이러한 전자는 열적 에너지, 전기장, 터널링 등에 의해 트랩에서 빠져나올

수 있다.




그림 5. 수직전하재분포로 인한 문턱전압 변화[ref]

트랩에서 방출된 전자가 채널 또는 게이트 방향으로 이동하여 저장 전하량이 감소하면, 셀의 문턱전압은 감소한다. 따라서 de-trapping은 일반적으로 프로그램 상태의 문턱전압을 낮추는 방향의 단기 리텐션 열화로 해석된다.

또 다른 단기 리텐션 메커니즘은 lateral migration이다. Lateral migration은 전하 저장층 내에 포획된 전하가 수직 방향이 아니라 셀의 평면 방향 또는 채널 방향을 따라 이동하는 현상을 의미한다. 전하 트랩 기반 NAND Flash 메모리에서는 저장 전하가 질화막 내부의 국소 트랩에 포획되면서, 전하가 트랩된 선택 셀과 전하가 존재하지 않는 스페이

서 영역간 전기장이 형성된다. 이렇게 형성된 전기장에 의해 선택 셀에 트랩된 전하가 방출되어, 선택 셀 영역에서 인접 셀 방향으로 이동하면 선택 셀의 유효 저장 전하량이 감소하거나 인접 셀의 전위에 영향을 줄 수 있다. 따라서 lateral migration은 일반적으로 저장 전하의 손실을 야기하여, 문턱전압의 감소를 야기한다.

이와 달리 수직전하재분포는 프로그램 직후 문턱전압 감소가 아니라 문턱전압 증가를 야기할 수 있는 현상으로 보고되어 왔다. 수직전하재분포는 전하 저장층 내부의 전하 분포가 수직 방향으로 재배열되면서 전하 중심, 즉 charge centroid가 이동하는 현상이다. 전하 트랩 기반 NAND Flash 메모리에서는 동일한 양의 전하가 저장되어 있더라도 전하가 질화막 내부의 어느 위치에 존재하는지에 따라 채널에 미치는 전기적 영향이 달라진다. 따라서 저장 전하의 총량이 증가하지 않더라도, 전하의 평균적인 위치가 채널과의 전기적 결합이 더 강한 방향으로 이동하면 문턱전압은 증가할 수 있다. 이러한 관점에서 기존 연구들은 수직전하재분포에 의한 단기 문턱전압 증가를 전하 중심의 이동으로 설명해 왔다.

그러나 수직전하재분포에 대한 기존 설명은 주로 현상론적 해석에 머무르는 경우가 많다. 즉, 프로그램 직후 문턱전압이 증가하는 실험적 결과를 전하 중심의 이동으로 설명하지만, 실제로 어떤 물리적 과정이 전

하 중심 이동을 유발하는지에 대해서는 명확한 분석이 충분히 제시되지 않은 상태이다.

제 3 절 전하 중심 개념 및 특성




그림 6. 전하 중심의 등장과 개념도 [21].

전하 트랩 기반 NAND Flash 메모리에서 프로그램 동작은 전자가 질화막 내부의 트랩에 포획되어 셀의 문턱전압을 증가시키는 과정이다. 이때 문턱전압 변화는 저장된 전하량뿐 아니라 전하가 질화막 내부의 어느 위치에 분포하는지에 따라서도 달라진다. 동일한 양의 전자가 저장되어 있더라도 전하가 채널에 가까운 위치에 존재하는 경우와 게이트에 가까운 위치에 존재하는 경우 채널 전위에 미치는 영향이 다르기 때문이다. 이러한 전하 분포의 위치 효과를 하나의 대표값으로 표현하기 위해 도입된 개념이 전하 중심이다.

전하 중심은 전하 저장층 내부에 분포한 전하의 평균적인 위치를 의미한다. 전하가 터널 산화막 쪽에 더 많이 분포하면 전하 중심은 채널 방향에 가까워지고, 플로팅 산화막 쪽에 더 많이 분포하면 게이트 방향에 가까워진다. 따라서 전하 중심은 저장 전하의 총량만으로 설명하기 어려운 문턱전압 변화를 해석하기 위한 지표로 사용될 수 있다.

전하 중심 개념은 정전용량을 이용해 문턱전압 변화를 계산하는 과정에서 등장한다. 질화막에 포획된 전자는 음전하로 작용하여 게이트 전압이 채널에 전달되는 효과를 일부 차폐한다. 이로 인해 동일한 채널 전류를 형성하기 위해 더 높은 게이트 전압이 필요하게 되며, 문턱전압은 증가한다. 이때 문턱전압 변화량은 저장 전하량과 전하가 위치한 지점에서 채널까지의 전기적 결합에 의해 결정된다. 따라서 프로그램 동작에 의한 문턱전압 증가는 주입된 전자량과 전하 중심 위치를 함께 고려하여 해석할 수 있다.

일반적으로 전하 저장층 내 전하에 의한 문턱전압 변화는 다음과 같이 표현할 수 있다.

$$\Delta V_{th} = -\frac{Q}{C} \quad (1)$$

여기서 Q_N 은 질화막에 저장된 전하량, C 는 게이트와 전하 중심 간의 정전용량이다. 이때 그림 6(a)의 2D 구조의 경우 정전 용량은 다음과 같이 표현된다[21].

$$C = \frac{A}{\left(\frac{t_{TOP}}{\epsilon_{OX}} + \frac{x_c}{\epsilon_N}\right)} \quad (2)$$

여기서 A 는 셀 면적, t_{TOP} 은 블로킹 산화막 두께, ϵ_{OX} 와 ϵ_N 은 각각 산화막과 질화막의 유전율, x_c 는 전하 중심 위치를 의미한다. 3D 구조의 정전 용량은 그림 6(b)에서 보이는 두 축전기의 합으로 나타나며, 다음과 같이 표현된다.

$$C_1 = \frac{2\pi\epsilon_{OX}}{\ln(r_{top}/r_n)} \cdot L_{WL} \quad (3)$$

$$C_2 = \frac{2\pi\epsilon_N}{\ln(r_n/r_{c.c})} \cdot L_{WL} \quad (4)$$

$$C = \frac{1}{C_1^{-1} + C_2^{-1}} \quad (5)$$

이 식들은 문턱전압 변화가 저장 전하량뿐 아니라 중심 위치에 의해서도

달라질 수 있음을 보여준다. 즉, 프로그램 동작에서 같은 전자량이 주입되더라도 전하가 저장층 내부의 어느 위치에 포획되는지에 따라 문턱전압 변화량은 달라진다. 다만 전하 중심은 실제 소자 내부에서 직접 관측되는 물리량은 아니다. 실험적으로 측정 가능한 값은 프로그램 동작 조건에 따른 문턱전압 변화와 주입 전하량이며, 전하 중심은 이 값을 정전용량 모델에 대입하여 역산한 대표 위치이다. 따라서 전하 중심은 실제 전하 분포를 그대로 보여주는 값이 아니라, 전하 분포가 문턱전압에 미치는 효과를 하나의 위치로 환산한 단순화된 수치로 이해해야 한다.

이러한 특성 때문에 전하 중심은 프로그램 조건에 따른 전하의 평균적인 위치를 비교하는 데 유용하지만, 실제 전하 이동의 물리적 원인을 직접 설명하기에는 한계가 있다. 서로 다른 전하 분포가 동일한 전하 중심 값을 가질 수도 있으며, 전하 중심만으로는 전하가 어떤 경로로 이동했는지 판단하기 어렵다. 특히 수직전하재분포처럼 문턱전압 변화가 전하 중심 이동으로 해석되는 현상에서는 이러한 한계가 더욱 중요하다.




그림 7. 문턱전압 변화와 주입된 전자량 정보를 기반으로 전하 중심을 추출한 결과[21]

기존 연구에서는 프로그램 직후 문턱전압 증가를 전하 중심의 수직 방향 이동으로 설명해 왔다. 그러나 이 설명은 주로 문턱전압 변화와 주입 전하량으로부터 계산된 전하 중심의 변화에 기반한다. 즉, 실제 질화막 내부에서 전하가 어떻게 분포하고 시간에 따라 어떻게 재배열되는지에 대한 직접적인 물리 분석은 충분하지 않다. 따라서 수직전하재분포의 원인을 규명하기 위해서는 전하 중심이라는 계산된 지표를 넘어, 전하 저장층 내부의 전하 분포 변화를 직접 확인할 필요가 있다.

실제 소자 측정만으로는 질화막 내부의 전하 분포를 시간에 따라 관측하기 어렵다. 측정으로 얻을 수 있는 값은 문턱전압 변화와 전류 특성에 제한되기 때문이다. 이에 본 연구에서는 TCAD 시뮬레이션을

이용하여 프로그램 이후 전하 저장층 내부에 형성되는 전하 분포와 리텐션 시간 동안의 전하 재배열을 분석한다. TCAD 시뮬레이션은 전위, 전기장, 전자 농도, 트랩 점유율 등 내부 물리량을 공간적으로 확인할 수 있으므로, 전하 중심 이동의 실제 물리적 원인을 분석하는 데 적합하다.

이상으로 본 장에서는 NAND Flash 메모리의 기본 동작, 단기 리텐션 메커니즘, 전하 중심 개념을 정리하였다. NAND Flash 메모리의 프로그램 동작은 전하 저장층에 전자를 포획시켜 문턱전압을 증가시키는 과정이며, 이때 형성되는 전하 분포는 이후 단기 리텐션 특성에 영향을 줄 수 있다. 단기 리텐션 현상 중 수직전하재분포는 전하 손실이 아니라 전하 중심의 수직 방향 이동에 의해 문턱전압 증가를 유발하는 현상으로 이해되어 왔다. 그러나 전하 중심은 실제 전하 분포를 직접 관측한 값이 아니라 문턱전압 변화로부터 계산된 대표값이므로, 물리적 원인을 규명하기 위해서는 내부 전하 분포에 대한 직접적인 분석이 필요하다.

다음 장에서는 TCAD 시뮬레이션을 통해 프로그램 및 리텐션 동작을 구현하고, 전하 저장층 내부의 전하 분포 변화를 분석한다. 이를 바탕으로 전하 중심 이동과 문턱전압 변화의 관계를 정량적으로 해석하고, 수직전하재분포 현상의 물리적 메커니즘을 규명한다.

제 3 장 TCAD 시뮬레이션을 통한 수직전하재분포 특성 및 모델링

제 1 절 TCAD 시뮬레이션 환경 구성




그림 8. TCAD 시뮬레이션을 위한 소자 구조 단면도.

본 연구에서는 전하 트랩 기반 3D NAND Flash 메모리에서 발생하는 수직전하재분포 현상을 분석하기 위해 TCAD 시뮬레이션을 수행하였다.

수직전하재분포는 프로그램 동작 직후 전하 저장층 내부의 전하 분포가 짧은 시간 동안 재배열되면서 문턱전압 변화를 유발하는 현상이므로, 시뮬레이션은 크게 프로그램 동작 시뮬레이션과 리텐션 동작 시뮬레이션으로 구분하여 진행하였다. 엄밀히 말하면 리텐션은 별도의 능동적인 동작이라기보다 프로그램 이후 저장 상태가 유지되는 시간 구간을 의미한다. 그러나 본 연구에서는 설명의 편의를 위해 프로그램 이후 문턱전압 변화를 관찰하는 시뮬레이션 구간을 리텐션 동작으로 정의하여 사용하였다.

수직전하재분포는 프로그램 직후 짧은 시간 영역에서 발생하는 단기 리텐션 특성이므로, 프로그램 직후 형성되는 초기 전하 분포가 매우 중요하다. 즉, 리텐션 시간 동안 전하가 어떻게 재분포되는지는 프로그램 종료 시점에 질화막 내부에 어떤 전하 분포가 형성되어 있는지에 의해 크게 결정된다. 따라서 수직전하재분포를 정확히 분석하기 위해서는 리텐션 시뮬레이션 자체뿐 아니라, 그 이전 단계인 프로그램 동작을 실제 소자와 유사하게 구현하는 것이 필수적이다. 본 연구에서는 실제 시뮬레이션 순서상 프로그램 동작을 먼저 수행한 뒤 리텐션 동작을 진행하였으나, 설명의 흐름에서는 전체 시뮬레이션 조건과 리텐션 분석 환경을 먼저 제시하고, 프로그램 동작 구현을 위한 세부 설정은 다음 절에서 별도로 설명하였다.

Parameters	value
Oxide filler thickness [nm]	20
Poly-Si channel thickness [nm]	8
Tunneling oxide thickness [nm]	5
Nitride thickness [nm]	6
Blocking oxide thickness [nm]	8
Word line length [nm]	22
Spacer length [nm]	22
Shallow trap density [cm ⁻³]	1.15×10 ¹⁹
Deep trap density [cm ⁻³]	3.5×10 ¹⁹
Middle of gaussian STL distribution [eV]	0.84
Std of gaussian STL distribution [eV]	0.2
Deep trap level [eV]	1.8
Capture cross section (σ_n) [cm ²]	1×10 ⁻¹⁷
Mobility (μ) [cm ² /V/s]	5×10 ⁻⁴

표 1. TCAD 시뮬레이션에 사용된 파라미터 값 [19]

시뮬레이션에 사용한 소자는 원통형 3D NAND Flash 구조를 기반으로 구성하였다. 주요 구조 파라미터는 표 1에 정리하였다. 소자는 중심부의 산화막 필러, 다결정 실리콘 채널, 터널 산화막, 전하 트랩 질화막, 블로킹 산화막, 워드라인 게이트로 구성된다. 전하 저장층으로 사용되는 질화막 내부에는 전자 포획을 위한 트랩을 정의하였으며, 트랩은 에너지 준위에 따라 얇은 에너지 준위 트랩과 깊은 에너지 준위 트랩으로 구분하였다 [22] , [23]. 이러한 구분은 단기 리텐션 시간 영역에서 트랩의 역할이 에너지 준위에 따라 달라지기 때문이다.

얇은 에너지 준위 트랩은 상대적으로 짧은 시간 안에 전자의 방출 또

는 재포획 과정에 관여할 수 있는 트랩이다. 따라서 단기 리텐션 특성에 직접적으로 영향을 줄 가능성이 크며, 실제 소자의 불균일한 트랩 환경을 반영하기 위해 정규분포 형태의 에너지 분포로 설정하였다. 반면 깊은 에너지 준위 트랩은 전자를 상대적으로 안정적으로 포획하는 역할을 하며, 단기 리텐션 시간 영역에서는 전자 방출이나 이동에 거의 관여하지 않는 것으로 가정하였다. 실제 소자에서는 깊은 에너지 준위 트랩 또한 일정한 에너지 분포를 가질 수 있으나, 본 연구의 관심 시간 영역에서는 깊은 트랩의 동적 변화가 제한적이므로 계산 비용을 고려하여 단일 에너지 준위로 단순화하였다. 이와 같은 트랩 설정은 단기 리텐션에 민감하게 작용하는 얇은 트랩의 물리적 영향을 유지하면서도, 전체 시뮬레이션의 계산 효율을 확보하기 위한 것이다.

리텐션 시뮬레이션에서는 단기 시간 영역에서 수직전하재분포에 의한 문턱전압 변화를 관찰하는 데 초점을 두었다. 단기 리텐션 동안 터널링에 의한 전하 손실은 매우 작은 수준으로 가정할 수 있으므로, 리텐션 구간에서는 터널링 관련 모델을 적용하지 않았다 [16]. 이는 전하가 터널 산화막 또는 블로킹 산화막을 통해 외부로 빠져나가는 효과를 배제하고, 질화막 내부에서 발생하는 전하 이동 및 재포획에 의한 변화를 분리하여 분석하기 위한 설정이다. 따라서 본 연구의 리텐션 시뮬레이션은

전하 손실보다는 전하 저장층 내부의 전하 재배열에 초점을 둔다.

또한 수직 방향 전하 이동을 명확하게 분석하기 위해 수평 방향 전기장의 영향을 최소화하였다 [24]. 전하 트랩 기반 3D NAND Flash에서는 인접 셀의 저장 상태에 따라 선택 셀 주변에 수평 방향 전기장이 형성될 수 있으며, 이는 lateral migration과 같은 수평 방향 전하 이동을 유발할 수 있다. 그러나 본 연구의 목적은 수직전하재분포를 분석하는 것이므로, 이웃 셀의 전하 저장 상태를 선택 셀과 동일한 프로그램 상태로 설정하였다. 이러한 조건에서는 선택 셀과 인접 셀 사이의 전위 차이가 줄어들어 수평 방향 전기장이 완화되며, 결과적으로 전하 이동 분석에서 수직 방향 성분의 영향을 보다 명확하게 분리할 수 있다. 본 연구에서는 이러한 조건을 통해 lateral migration에 의한 문턱전압 변화 가능성을 최소화하고, 수직전하재분포에 의한 전하 중심 이동을 중심으로 해석하였다.




그림 9. 프로그램 패턴에 따른 수평방향으로의 전자 방출에 대한 모식도 [14]

단기 리텐션 특성은 프로그램 동작이 종료된 직후를 기준 시점으로 설정하여 분석하였다. 본 연구에서는 프로그램 동작 직후의 시간을 기준 $t = 0$

으로 정의하고, 이후 100초까지의 문턱전압 변화를 관찰하였다. 이 시간 범위는 프로그램 직후 빠르게 발생하는 전하 재분포와 그에 따른 문턱전압 변화가 충분히 포착될 수 있는 구간으로 설정하였다. 시뮬레이션에서는 시간에 따른 문턱전압 변화량뿐 아니라, 질화막 내부의 포획 전자 농

도, 자유 전자 농도, 전기장 분포, 전하 중심 위치를 함께 추출하여 수직 전하재분포의 물리적 원인을 분석하였다.

수직전하재분포를 재현하기 위해 가장 중요한 초기 조건은 프로그램 동작 직후 전하 중심이 질화막의 중심보다 블로킹 산화막 방향에 가깝게 위치해야 한다는 점이다. 기존 연구에서 보고된 수직전하재분포는 프로그램 이후 블로킹 산화막 근처에 형성된 전하 중심이 리텐션 시간 동안 터널 산화막 방향으로 이동하면서 문턱전압 증가를 유발하는 현상으로 설명된다. 따라서 프로그램 동작 종료 직후 전하가 이미 터널 산화막 근처에 집중되어 있다면, 이후 수직 방향 전하 중심 이동에 의한 문턱전압 증가를 재현하기 어렵다. 즉, 수직전하재분포 시뮬레이션에서는 프로그램 직후의 전하 중심 위치를 실제 소자에서 예상되는 위치와 유사하게 형성하는 것이 핵심 조건이다.

그러나 일반적인 TCAD 시뮬레이션 환경에서 프로그램 동작을 수행하면, 주입된 전자가 질화막 내부에서 충분한 에너지 완화 과정을 거치기 전에 터널 산화막 근처 트랩에 즉시 포획되는 경향이 나타난다 [25], [26]. 그 결과 그림 #과 같이 프로그램 이후 포획 전자가 터널 산화막 인근에 집중되어 분포하는 것을 확인할 수 있다. 이러한 결과는 실제 소자에서 고전계 프로그램 동작 중 주입된 전자가 질화막 내부에서 에너지

완화 과정을 거치며 이동한 뒤 포획될 수 있다는 점을 충분히 반영하지 못한 것이다. 즉, 기본 TCAD 설정에서는 주입 전자의 수송 및 포획 과정이 실제 소자보다 단순화되어, 수직전하재분포 분석에 필요한 프로그램 직후 전하 분포를 정확히 재현하기 어렵다.

따라서 본 연구에서는 프로그램 동작 시뮬레이션에서 전하 중심이 블로킹 산화막 방향에 가깝게 형성될 수 있도록 별도의 보정 방법을 적용하였다. 이는 수직전하재분포가 프로그램 동작 직후에 초기 전하 분포에 의해 결정되는 현상이라는 점을 고려한 설정이다. 프로그램 동작 구현 과정에서 고려한 물리적 문제와 보정 방법은 다음 절에서 자세히 설명한다. 다음 절에서는 일반적인 TCAD의 프로그램 동작 시뮬레이션이 실제 소자의 프로그램 동작 이후 전하 분포를 정확히 재현하지 못하는 원인을 설명하고, 이를 보완하기 위해 적용한 에너지 완화 기반 시뮬레이션 방법을 제시한다.

제 2 절 Energy relaxation을 적용한 TCAD 시물레이션




그림 10. 실제 소자와 TCAD에서 프로그램 동작에서 밴드 다이어그램 및 전자 포획 차이. (a) 실제 소자에서 주입 캐리어의 에너지 완화 과정을 반영한 메커니즘, (b) TCAD 시물레이션에서 에너지 완화를 반영하지 않는 메커니즘

NAND Flash 메모리의 프로그램 동작에서는 선택된 워드라인에 매우 높은 양의 전압이 인가된다. 프로그램 조건에 따라 게이트에는 20 V 이상의 전압이 인가될 수 있으며, 이로 인해 터널 산화막, 질화막, 플로팅 산화막으로 구성된 게이트 절연막 내부의 에너지 밴드는 크게 휘어진다. 이러한 강한 전기장 조건에서 채널의 전자는 터널 산화막을 통과하여 전하 저장층인 질화막 내부로 주입된다. 따라서 프로그램

동작은 단순한 저전계 전하 포획 과정이 아니라, 고전계 조건에서 발생하는 터널링 주입, 전자 수송, 에너지 완화, 트랩 포획이 함께 관여하는 복합적인 과정으로 이해해야 한다.

그림 10(a)의 그림과 같이 실제 소자에서 터널 산화막을 통과한 전자는 주입 직후 질화막 내부에서 높은 운동에너지를 가질 수 있다 [28]. 이는 프로그램 동작 중 형성된 강한 전기장에 의해 전자가 터널링 장벽을 통과한 이후에도 높은 에너지 상태를 유지하기 때문이다. 이처럼 높은 에너지를 가진 전자는 질화막 내부를 이동하면서 격자와 충돌하고, 그 과정에서 점차 에너지를 잃는다. 전자는 이러한 에너지 완화 과정을 거친 후 전도대 근처의 낮은 에너지 상태로 내려오며, 이후 질화막 내부의 트랩과 본격적으로 상호작용할 수 있다.

이때 중요한 점은 높은 운동에너지를 가진 전자가 곧바로 질화막 트랩에 포획되는 것이 아니라는 점이다. 일반적으로 트랩 포획은 전자가 트랩 준위와 상호작용할 수 있는 에너지 상태에 있을 때 효과적으로 발생한다. 반면 주입 직후의 고에너지 전자는 질화막 내부에서 빠르게 이동하며 에너지를 완화하는 과정에 있으므로, 해당 구간에서의 트랩 포획 확률은 상대적으로 낮을 수 있다. 즉, 실제 소자에서는 전자가 터널 산화막을 통과한 직후 바로 포획되기보다는, 일정 거리 동안

에너지 완화를 거친 뒤 질화막 내부 트랩과 상호작용한다고 볼 수 있다 [29].

그러나 이러한 고에너지 전자의 포획 억제 및 에너지 완화 과정을 직접 계산할 수 있는 일반적인 TCAD 모델은 충분히 확립되어 있지 않다. 특히 전자가 질화막 내부에서 어느 정도의 거리를 이동한 뒤 트랩 포획에 참여하는지, 에너지 완화가 트랩 점유율 분포에 어떤 영향을 미치는지를 직접적으로 반영하기는 어렵다. 따라서 일반적으로 TCAD 시뮬레이션에서는 터널 산화막을 통과하여 질화막에 주입된 전자가 즉시 열평형화 된 것으로 가정한다.

이러한 가정은 프로그램 동작 시뮬레이션에서 전하 분포를 실제 소자와 다르게 만들 수 있다. TCAD 에서 주입 전자가 터널 산화막과 질화막의 경계에서 즉시 운동에너지를 잃고 트랩과 상호작용한다고 처리되면, 전자는 주입 직후 위치한 터널 산화막 근처 트랩에서부터 포획되기 시작한다. 이후 일부 전자가 전기장에 의해 블로킹 산화막 방향으로 이동할 수 있더라도, 초기 포획이 과도하게 발생하기 때문에 질화막 전체의 포획 전하 분포는 터널 산화막 근처에 치우치게 된다. 이는 실제 프로그램 동작에서 고에너지 전자가 일정 거리 동안 포획되지

않고 이동한 뒤 에너지 완화된 위치에서 트랩과 상호작용하는 상황을 충분히 반영하지 못하는 결과이다.

결과적으로 일반적인 TCAD 프로그램 시뮬레이션은 실제 소자보다 질화막 내 전자 포획을 과대평가할 수 있다. 특히 터널 산화막과 질화막 경계 부근의 포획이 크게 계산되면, 프로그램 직후 전하 중심이 실제보다 채널 방향에 가깝게 형성된다. 앞 절에서 설명한 것처럼 수직전하재분포는 프로그램 직후 전하 중심의 초기 위치가 질화막 중심보다 블로킹 산화막 방향에 가깝게 위치해야 한다. 그러나 TCAD의 즉시 열평형화 가정은 전하가 터널 산화막 근처에 과도하게 포획되는 결과를 만들기 때문에, 수직전하재분포 분석에 필요한 초기 전하 분포를 형성하기 어렵다.

이 문제는 소자 크기가 작아질수록 더욱 중요해진다. 전하 트랩층의 두께가 충분히 두꺼운 경우에는 에너지 완화가 일어나는 구간이 전체 질화막 두께에서 차지하는 비중이 상대적으로 작을 수 있다. 그러나 3D NAND Flash 와 같이 전하 저장층 두께가 수 nm 수준으로 제한되는 구조에서는 전자가 에너지 완화되기 전까지 이동하는 거리가 질화막 전체 두께에 비해 무시할 수 없는 비중을 차지할 수 있다.




그림 11. 프로그램 동작에서 에너지 완화의 영향. (a) 포획된 전자의 분포 변화, (b) 에너지 완화 거리로 인한 포획효율 감소 [30]

따라서 에너지 완화 구간에서 트랩 포획이 억제되는 효과는 질화막 내부의 최종 전하 분포와 전하 중심 위치에 직접적인 영향을 미친다.

특히 본 연구에서는 프로그램 시뮬레이션에서 전하가 어느 위치에 포획되는지를 정확히 재현하지 못하면, 이후 리텐션 시뮬레이션에서 관찰되는 전하 중심 이동과 문턱전압 변화 역시 실제 현상과 다르게 해석될 수 있기 때문에 TCAD 시뮬레이션과 실제 소자에서의 간극을 보정해주어야 한다.




그림 12. 에너지 완화 현상을 보정하기 위한 방법론. (a) TCAD 시뮬레이션에서는 주입된 모든 전자가 주입 지점에서 전부 안정화되었다고 가정하고, (b) 에너지 완화를 고려한 모델에서는 주입된 전자가 질화막에 특정 형태로 안정화 되었다고 가정하고 포획을 계산한다.

TCAD 시뮬레이션과 실제 소자 동작 사이의 간극을 줄이기 위해, 본 연구에서는 프로그램 동작에 의한 문턱전압 변화를 모사하는 대표적인 모델인 Pheido 모델의 개념을 활용하였다 [31]. Pheido 모델은 주입된 전자의 에너지 완화 효과를 직접적으로 계산하기보다는, 에너지 완화 이후 전자가 질화막 내부에서 특정한 공간적 분포를 형성한 상태로 열평형화되었다고 가정하고 전하 포획을 계산하는 방식이다. 이때 전자의 공간적 분포는 모양 함수 $S(x)$ 를 통해 표현된다.

실제 프로그램 동작에서 터널 산화막을 통과한 전자는 모두 동일한 위치에서 동시에 열평형화되지 않는다. 주입된 전자는 질화막 내부를 이동하면서 격자와 무작위로 상호작용하고, 그 과정에서 점차

에너지를 잃어 전도대 근처의 낮은 에너지 상태로 완화된다. 따라서 열평형화가 발생하는 위치는 하나의 고정된 지점이 아니라, 질화막 내부의 특정 공간 분포를 가진다고 보는 것이 타당하다. Pheido 모델에서는 이러한 열평형화 위치의 분포를 $S(x)$ 로 나타내며, 대표적인 형태로는 균일 분포 함수와 정규 분포 함수 등을 사용할 수 있다.

Pheido 모델을 활용하면 프로그램 동작 중에 전도대 위의 이동 캐리어의 농도를 다음과 같이 계산할 수 있다 [31].

$$n(x_1, x_2) = \frac{S(x_1)J_{IN}}{q\mu E_{CTL}} \exp\left(-\int_{x_1}^{x_2} \frac{\sigma v_t N_t}{\mu E_{CTL}} dx'\right) \quad (6)$$

여기서 J_{IN} 은 프로그램 동작의 주입 전류 농도, E_{CTL} 은 질화막 내 전기장의 크기, v_t 는 캐리어의 열속도, N_t 는 질화막 내 트랩 밀도, σ 는 전자 포획 단면적을 의미한다. 식 (6)은 질화막 내 $x=x_1$ 위치에서 주입되어 $x=x_2$ 위치까지 트랩에 포획되지 않고 도달하는 캐리어의 농도를 의미한다. 즉, 지수항은 전자가 이동 경로에서 트랩에 포획되지 않고 생존할 확률을 나타낸다.

식 (6)에서 x_1 과 x_2 를 각각 질화막과 터널 산화막 경계지점, 질화막과 블로킹 산화막의 경계지점으로 설정하면 프로그램 동작 중 질화막 내부에서 포획되지 않고 블로킹 산화막 근처까지 도달하는 전자의 농도를 계산할 수 있다. 이를 n_{BOx} 로 정의하면 다음과 같다.

$$n_{BOx} = \int_{x_{CTL}}^{x_{BOx}} \left[\frac{S(x_1)J_{IN}}{q\mu E_{CTL}} \exp\left(-\int_{x_{CTL}}^{x_{BOx}} \frac{\sigma v_t N_t}{\mu E_{CTL}} dx'\right) \right] dx \quad (7)$$

이 n_{box} 값은 프로그램 동작 중 질화막 내 트랩에 포획되지 못하고 질화막과 블로킹 산화막 계면 근처의 전도대 위에 남아 있는 전자의 농도를 의미한다. TCAD 시뮬레이션에서는 주입된 전자의 즉각적인 열평형을 가정하므로, 모양 함수 관점에서 다음과 같은 형태로 표현할 수 있다.

$$S(x) = \begin{cases} 1, & x = 0 \\ 0, & otherwise \end{cases} \quad (8)$$

반면 실제 소자에서는 전자가 질화막 내부를 이동하면서 에너지 완화 과정을 거친 뒤 트랩과 상호작용할 수 있다. 이를 단순화하여, 전자가

질화막 전체에 걸쳐 균일한 확률로 열평형화된다고 가정하면 모양 함수는 다음과 같이 쓸 수 있다.

$$S(x) = \frac{1}{t_{CTL}} \quad (9)$$

여기서 t_{CTL} 은 질화막의 두께를 의미한다. 이 균일 분포 가정은 주입된 전자가 특정 계면에서 즉시 열평형화되는 것이 아니라, 질화막 내부의 여러 위치에서 분산되어 열평형화될 수 있음을 반영한다. 이러한 접근은 실제 에너지 완화 과정을 완전하게 계산하는 것은 아니지만, 고에너지 전자의 포획 지연 효과를 TCAD 시뮬레이션에 간접적으로 반영할 수 있는 방법이다. 앞서 TCAD 와 실제의 열평형을 포함한 $S(x)$ 를 활용하면 다음과 같은 식을 얻을 수 있다.

$$n_{TCAD} = \frac{J_{IN}}{q\mu E_{CTL}} \exp\left(-\frac{\sigma_{TCAD} v_{th} N_t}{\mu E_{CTL}} t_{CTL}\right) \quad (10)$$

$$n_{Rel} = \frac{J_{IN}}{q\sigma_{Rel} v_{th} N_t t_{CTL}} \left(1 - \exp\left(-\frac{\sigma_{Rel} v_{th} N_t t_{CTL}}{\mu E_{CTL}}\right)\right) \quad (11)$$

본 연구의 목적은 실제 소자에서 나타나는 에너지 완화 효과를 TCAD 시뮬레이션 환경 안에 반영하는 것이다. 이를 위해 두 경우에서 질화막 전체의 전자 포획 효율이 같아지도록, TCAD 에서 조절 가능한 파라미터인 전자 포획 단면적을 보정하였다.

$$\sigma_{TCAD} = -\frac{1}{A} \ln \left(\frac{1}{\sigma_{Rel} A} (1 - \exp(-\sigma_{Rel} A)) \right), \quad A = \frac{v_{th} N_t t_{CTL}}{\mu E_{CTL}} \quad (12)$$

식 (12)는 에너지 완화 효과를 고려한 실제 소자의 포획 효율을 TCAD 시뮬레이션에서 등가적으로 구현하기 위한 보정 관계식이다. 즉, 실제 소자에서 전자가 에너지 완화 과정 동안 트랩에 포획되지 않고 이동하는 효과를, TCAD에서는 유효 포획 단면적 σ_{TCAD} 를 조절함으로써 반영한다. 이를 통해 주입 전자가 터널 산화막 근처에서 즉시 포획되는 문제를 개선할 수 있으며, 프로그램 동작 이후 전하의 평균적 위치가 블로킹 산화막 방향에 가깝게 형성되도록 할 수 있다.

제 3 절 수직전하재분포의 메커니즘 규명




그림 13. 가능한 전하 중심 이동의 두가지 방식. (a) 프로그램 동작 중 트랩에 포획된 전자가 방출되어 터널 산화막 방향으로 이동하며 전하 중심이 이동하는 방식. (b) 프로그램 동작 중 트랩에 포획되지 못한 전자의 이동에 의한 전하 중심 이동

본 절에서는 TCAD 시뮬레이션 결과 분석을 통해 프로그램 동작 직후 발생하는 전하 중심 이동의 물리적 원인을 규명한다. 시뮬레이션 결과를 분석하기에 앞서, 전하 중심 이동을 유발할 수 있는 가능한 메커니즘을 그림 13과 같이 두 가지로 설정하였다.

그림 13(a)는 프로그램 동작 중 질화막 트랩에 포획된 전자가 리텐션 시간 동안 트랩에서 방출된 후(E), 터널 산화막 방향으로 이동하여(M) 빈 트랩에 재포획되어(C) 전체 전하 중심을 변화시킨다는 가설이다(EMC). 이 경우 전하 중심 이동 과정은 크게 전자의 방출과 이동으로

구분할 수 있으며, 전체 반응 시간은 주로 트랩에서의 전자 방출 시간에 의해 지배된다. 단기 리텐션 조건에서는 질화막 내부에 저장된 전하에 의해 약한 전기장이 형성되며, 이 전기장은 트랩 장벽을 낮추어 전자 방출을 촉진할 수 있다. 따라서 해당 메커니즘에서 전자 방출은 Poole-Frenkel 방출로 설명할 수 있다. 이 과정은 트랩에 포획된 전자가 방출된 뒤 전기장 또는 농도 구배에 의해 이동한다는 점에서, 수평 방향 전하 이동을 설명하는 lateral migration 메커니즘과 유사하다.

반면 그림 13(b)는 프로그램 동작 중 트랩에 포획되지 못하고 질화막과 블로킹 산화막 계면 근처에 누적되어 있던 전자가, 리텐션 시간 동안 터널 산화막 방향으로 이동(M)하여 빈트랩에 포획(C)되면서 전체 전하 중심을 변화시킨다는 가설이다 (MC process). 이 경우 전하 중심 이동은 기존에 포획되어 있던 전자의 방출에 의해 시작되는 것이 아니라, 프로그램 직후 질화막 내부에 남아 있던 자유 전자의 이동과 재포획에 의해 발생한다. 즉, 블로킹 산화막 근처 전도대 위에 존재하던 자유 전자가 리텐션 시간 동안 질화막 내부 전기장과 농도 구배의 영향을 받아 터널 산화막 방향으로 이동하고, 이동 과정에서 빈 트랩에 포획되면서 전하 분포를 변화시키는 메커니즘이다.




그림 14. TCAD 시뮬레이션 결과 분석을 위해 활용된 셀의 단면 정보

따라서 두 가설은 전하 중심 이동을 유발하는 전자의 기원이 서로 다르다. 그림 13(a)의 메커니즘은 이미 트랩에 포획되어 있던 전자의 방출을 전제하므로, 전하 중심 이동의 속도는 트랩 방출 시간에 의해 제한된다. 반면 그림 13(b)의 메커니즘은 프로그램 직후 남아 있는 자유 전자의 이동과 포획을 전제하므로, 전하 중심 이동은 자유 전자의 수송 및 포획 과정에 의해 결정된다.

프로그램 동작 시뮬레이션 직후 전하의 분포 및 전기장을 자세히 분석하기 위해 그림 14와 같이 셀을 위드라인 중심을 기준으로 단면을 잘라 분석하였다. 먼저 에너지 완화 현상을 반영한 시뮬레이션과 그렇지 않은 시뮬레이션 결과에서 다음과 같은 차이가 발생하였다.




그림 15. 에너지 완화 현상을 반영한 시뮬레이션과 그렇지 않은 경우 프로그램 동작 이후 트랩된 전자들의 분포.

두 시뮬레이션은 동일한 프로그램 전압 조건에서 수행되었다. 그러나 그림 15에서 확인할 수 있듯이, 에너지 완화 효과를 적용한 경우에는 적용하지 않은 경우에 비해 터널 산화막과 질화막 계면 근처에 포획된 전자의 양이 감소하였다. 이는 주입된 전자가 터널 산화막을 통과한 직후 곧바로 트랩에 포획되는 것이 아니라, 질화막 내부에서 일정 거리 동안 에너지 완화 과정을 거친 뒤 트랩과 상호작용하도록 모사되었기 때문이다. 반면 에너지 완화 효과를 적용한 시뮬레이션에서는 블로킹 산화막 근처에서 상대적으로 더 활발한 전하 포획이 나타났다. 결과적으로 에너

지 완화 효과를 반영한 시뮬레이션은 프로그램 직후 전하의 평균적인 위치를 블로킹 산화막 방향으로 이동시키는 데 성공하였음을 확인할 수 있다.

다음으로, 앞서 제시한 두 가지 전하 중심 이동 가설 중 어떤 메커니즘이 수직전하재분포를 지배하는지 검증하였다. 이를 위해 수직전하재분포 현상의 시간 스케일을 기준으로 각 메커니즘의 타당성을 비교하였다. 수직전하재분포는 다른 리텐션 메커니즘과 비교하여 매우 짧은 시간 안에 발생하는 것으로 알려져 있으며, 그 특성 시간은 수 μs 인 것으로 보고되어 있다[13].

그림 13(a)에 의해 전하 중심이 이동한다고 가정한다면 전체 속도는 Poole-Frenkel 방출시간에 의해 지배적으로 결정되며, 다음과 같이 표현된다 [32].


$$\tau_{E,PF} = \frac{1}{R_{E,PF}} = v_e^{-1} \exp\left(\frac{-\beta_{PF}\sqrt{E_{CTL}} + E_T}{k_B T}\right), \quad \beta_{PF} = \sqrt{q^3/(\pi\epsilon_{CTN})} \quad (13)$$

여기서 v_e 는 attempt-to-escape frequency, E_{CTL} 은 질화막 내 전계, E_T 는 트랩의 에너지 준위를 의미한다. 식 (13)을 따르면 Poole-

Frenkel 방출은 크게 질화막 내 전계와 트랩의 에너지 준위에 의해 결정된다. 이때 트랩의 에너지 준위는 정해져 있으므로, TCAD 시뮬레이션으로부터 질화막 내부의 수직 방향 전기장 E_{CTL} 을 추출하고, 이를 식 (13)에 대입하여 각 위치에서의 Poole-Frenkel 방출 시간을 계산하였다. 이를 통해 트랩 방출 기반 메커니즘이 실제 수직전하재분포의 짧은 시간 스케일을 설명할 수 있는지 검증하였다.

그림 16(a)에서 확인할 수 있듯이, 프로그램 동작 직후 질화막 내 전기장의 크기는 최소 0V/cm에서 최대 3MV/cm 의 값을 갖는다. 이를 식 (13)에 적용하여 계산해보면 그림 16 (b)와 같이, 방출의 반응 시간은 10^{-2} s 이상의 값을 갖는 것으로 나타난다. 이는 기존에 보고된 수직전하재분포의 특성 시간인 수 μ s 수준보다 훨씬 긴 시간이다. 이 결과는 그림 13(a)에서 제시한 방출 기반 메커니즘이 수직전하재분포의 지배적인 원인이 되기 어렵다는 점을 의미한다. 따라서 수직전하재분포의 전하 중심 이동 과정에는 트랩에 포획된 전자의 방출 과정이 주요 단계로 포함되지 않을 가능성이 높다. 이는 수직전하재분포가 기존에 포획된 전자의 방출, 이동 과정이 아니라, 프로그램 동작 직후 질화막 내부에 남아 있는 자유 전자의 이동에 의해 발생할 수 있음을 시사한다.

(a)



(b)




그림 16. 방출시간 계산을 위한 시뮬레이션 및 계산 결과. (a) 프로그램 동작 직후 질화막 내부 전기 분포, (b) 전기에 따른 Poole-Frenkel 방출 시간




그림 17. 리텐션 시간 ($10^{-8} \text{ s} \sim 10^{-1} \text{ s}$) 동안 질화막 내 전자 분포의 변화. (a) 트랩된 전자의 분포, (b) 자유 전자의 분포

이 가설을 보다 명확히 검증하기 위해, 다음으로 리텐션 시간에 따른 질화막 내부의 포획 전자 농도 변화를 분석하였다. 만약 수직전하재분포가 트랩에 포획된 전자의 방출에 의해 발생한다면, 리텐션 시간 동안 블로킹 산화막 근처의 포획 전자 농도는 감소하고, 터널 산화막 방향에서 새로운 포획 증가가 관찰되어야 한다. 반대로 포획 전자 농도가 방출 없이 유지되거나, 자유 전자의 감소와 함께 특정 위치에서 포획 전자 농도가 증가한다면, 이는 방출 기반 메커니즘보다 자유 전자의 이동 및 재포획 메커니즘이 지배적임을 의미한다.

그림 17(a)는 리텐션 시간에 따른 질화막 내부의 포획 전자 농도 분포를 나타낸다. 블로킹 산화막 근처의 포획 전자 농도를 보면, 충분한 단기 리텐션 시간이 지난 이후에도 전자 농도가 감소하지 않고 거의 일정하게 유지되는 것을 확인할 수 있다. 이는 블로킹 산화막 근처 트랩에 포획되어 있던 전자가 리텐션 시간 동안 방출되어 다른 위치로 이동했다는 가설과 일치하지 않는다. 만약 포획 전자의 방출이 수직전하재분포를 지배한다면, 블로킹 산화막 근처의 포획 전자 농도는 시간에 따라 감소해야 한다.

반면 터널 산화막에 상대적으로 가까운 영역에서는 리텐션 시간이 증가함에 따라 포획 전자 농도가 증가하는 경향이 관찰된다. 이는

새로운 전자가 해당 영역의 트랩에 추가적으로 포획되고 있음을 의미한다. 이 증가는 그림 17(b)의 자유 전자 농도 분포 변화로 그 이유를 찾을 수 있다. 리텐션 시간이 경과함에 따라 블로킹 산화막 근처에 축적되어 있던 자유 전자 농도는 점차 감소한다. 동시에 터널 산화막 방향의 포획 전자 농도는 증가한다. 이는 프로그램 직후 블로킹 산화막 근처 전도대 위에 존재하던 자유 전자가 리텐션 시간 동안 질화막 내부를 이동하고, 이동 과정에서 빈 트랩에 포획되면서 전하 분포가 변화한다는 것을 보여준다. 따라서 그림 17의 결과는 수직전하재분포가 포획 전자의 방출에 의해 지배되는 현상이 아니라, 프로그램 직후 트랩에 포획되지 못하고 남아 있던 자유 전자의 이동 및 포획에 의해 발생하는 현상임을 뒷받침한다.

마지막으로, 방출 반응 시간에 영향을 미치는 요소인 트랩 에너지 준위 E_T 를 조절하며 앞선 해석을 추가로 검증하였다. 식 (13)에 따르면 E_T 가 낮아질수록 전자의 방출 시간은 짧아진다. 따라서 E_T 를 기존 설정값보다 의도적으로 낮게 설정하여 전자 방출이 더 빠르게 발생할 수 있는 조건을 만들고, 이 경우에는 수직전하재분포 특성이 동일하게 나타나는지 확인하였다.





그림 18. 트랩 에너지 준위를 낮춘 상태에서 리텐션 동작 시뮬레이션 결과. (a) 트랩된 전자의 분포, (b) 문턱전압 변화 그래프

E_T 를 0.4eV 로 설정한 시뮬레이션 결과를 그림 18 (a)에 나타내었다.

E_T 를 극단적으로 낮춘 경우에는 비교적 짧은 시간 안에 블로킹 산화막 근처의 포획 전자 농도가 감소하는 현상이 관찰되었다. 이는 트랩 에너지 준위가 낮아짐에 따라 Poole-Frenkel 방출 시간이 감소하고, 포획되어 있던 전자의 방출이 실제로 발생할 수 있음을 보여준다.

그러나 이러한 방출 현상이 수직전하재분포에 의한 초기 문턱전압 증가를 지배한다고 보기는 어렵다. 리텐션 동작 초기에 문턱전압의 증가가 확인되지만, E_T 변화에 따라 그 경향이 바뀌지 않는다. 또한 시간에 따른 포획 전자 분포를 함께 비교하면, 초기에 문턱전압 증가는 자유전자에 의한 현상인 것으로 분석된다. 반면 그림 18(a)에서 블로킹 산화막 근처 포획 전자 농도의 감소가 뚜렷하게 나타나는 시간 구간에서는, 문턱전압이 증가하는 것이 아니라 오히려 감소하는 경향이 확인된다. 이는 포획 전자의 방출이 문턱전압 증가를 유발하는 수직전하재분포 메커니즘과는 반대 방향의 효과를 갖는다는 것을 의미한다.

또한 E_T 를 0.4eV 까지 낮춘 경우에도 방출이 본격적으로 나타나는 시간은 수직전하재분포의 특성 시간보다 여전히 큰 값을 갖는다. 따라서 방출 과정은 수직전하재분포의 초기 문턱전압 증가를 설명하기에는

시간적으로도 적합하지 않다. 즉, 트랩 에너지 준위를 인위적으로 낮추어 방출을 촉진한 조건에서도, 방출은 초기 문턱전압 증가를 지배하지 않으며 오히려 이후 문턱전압 감소와 관련되는 것으로 판단된다.

이상의 검증 결과를 종합하면, 수직전하재분포에서 관찰되는 전하 중심 이동은 트랩에 포획된 전자의 방출, 이동, 재포획 과정에 의해 지배되지 않는다. 수직전하재분포의 주요 원인은 프로그램 직후 트랩에 포획되지 못하고 블로킹 산화막 근처에 남아 있던 자유 전자가 리텐션 시간 동안 터널 산화막 방향으로 이동하고, 이동 과정에서 빈 트랩에 포획되는 과정이다. 따라서 수직전하재분포의 지배 메커니즘을 방출-이동-포획 과정이 아니라, 자유 전자의 이동-포획 과정으로 해석하였다.

제 4 절 전하 중심 이동 분석

본 절에서는 수직전하재분포 과정에서 발생하는 전하 중심 이동을 정량적으로 분석하고, 전하 중심 이동이 문턱전압 증가로 연결되는 과정을 설명한다. 앞 절에서는 TCAD 시뮬레이션 결과를 바탕으로 수직전하재분포의 주요 원인이 트랩에 포획된 전자의 방출이 아니라, 프로그램 직후 질화막 내부에 남아 있는 자유 전자의 이동 및 포획 과정임을 확인하였다. 본 절에서는 이 과정이 실제로 전하 중심을 어떻게 변화시키는지 분석하고, 그 결과가 문턱전압 변화와 어떻게 연결되는지 검증한다.


기존의 전하 중심 분석은 주로 문턱전압 변화량과 주입 전하량의 관계를 이용하여 전하 중심 위치를 역산하는 방식으로 이루어졌다. 이 방식은 실험적으로 직접 관측하기 어려운 전하 저장층 내부의 전하 분포를 하나의 대표 위치로 환산할 수 있다는 장점이 있다. 그러나 실제 전하 분포를 직접 확인하는 것이 아니므로, 전하가 질화막 내부에서 어떻게 분포하고 시간에 따라 어떻게 이동하는지에 대한 구체적인 정보를 제공하기에는 한계가 있다. 특히 서로 다른 전하 분포가 동일한 전하 중심 값을 가질 수 있기 때문에, 전하 중심 변화의 물리적 원인을 명확히 규명하기 어렵다.

본 연구에서는 이러한 한계를 보완하기 위해 TCAD 시뮬레이션에서

추출한 질화막 내부 전하 분포를 직접 사용하여 전하 중심을 계산하였다. 즉, 문턱전압 변화와 주입 전하량으로부터 전하 중심을 간접적으로 추정하는 것이 아니라, 시뮬레이션으로 얻은 포획 전자 농도와 자유 전자 농도의 공간 분포를 기반으로 실제 전하 중심 위치를 산출하였다. 이를 통해 프로그램 직후와 리텐션 시간 경과 후의 전하 중심 변화를 정량적으로 비교하고, 수직 방향 전하 재분포가 문턱전압 변화에 미치는 영향을 분석하였다.

또한 본 절에서는 프로그램 전압에 따른 전하 중심 위치의 경향을 분석하였다. 프로그램 전압이 달라지면 질화막 내부로 주입되는 전자의 양뿐 아니라, 주입된 전자가 에너지 완화 후 포획되는 위치와 프로그램 직후 남아 있는 자유 전자의 분포도 달라진다. 따라서 프로그램 전압은 수직전하재분포의 초기 조건을 결정하는 중요한 인자이다. 본 연구에서는 서로 다른 프로그램 전압 조건에서 프로그램 직후 전하 중심의 위치와 리텐션 이후 전하 중심 변화를 비교함으로써, 프로그램 전압이 전하 중심 이동과 문턱전압 증가에 미치는 영향을 분석하였다.

(a)



(b)




그림 19. 프로그램 동작 전압에 따른 전자의 분포 양상 (a) 트랩에 포획된 전자의 분포, (b) 자유 전자의 분포

그림 19 는 프로그램 동작 전압(V_{pgm})에 따른 전자의 분포 양상을 보여준다. 낮은 V_{pgm} 조건에서는 전도대 위에 존재하는 자유 전자의 농도가 매우 낮게 나타난다. 이는 프로그램 전압이 낮을수록 터널 산화막을 통해 질화막으로 주입되는 전자의 양이 적기 때문이기도 하지만, 질화막 내부에 형성되는 전기장이 약해 전자의 이동 속도가 낮아지기 때문이기도 하다. 전자의 이동 속도가 낮아지면 전자가 질화막 내부를 이동하는 동안 트랩과 상호작용할 수 있는 시간이 길어지며, 그 결과 주입된 전자가 블로킹 산화막 근처까지 도달하기 전에 트랩에 포획될 가능성이 증가한다. 따라서 낮은 V_{pgm} 조건에서는 프로그램 직후 블로킹 산화막 근처에 남아 있는 자유 전자의 농도가 낮게 형성된다.

반면 V_{pgm} 이 증가하면 터널 산화막을 통해 주입되는 전자의 양이 증가하고, 동시에 질화막 내부 전기장도 강해진다. 강한 전기장은 전도대 위에 존재하는 전자의 이동 속도를 증가시키며, 전자가 질화막 내부를 통과하는 시간을 감소시킨다. 이로 인해 전자가 이동 중 트랩에 포획될 확률이 상대적으로 낮아지고, 트랩에 포획되지 않은 일부 전자가 블로킹 산화막 근처까지 도달할 수 있다. 그 결과 높은 V_{pgm} 조건에서는 프로그램 직후 블로킹 산화막 근처에 축적되는 자유 전자의 농도가 증가한다.

이러한 결과는 프로그램 전압이 단순히 저장 전하량만을 증가시키는 인자가 아니라, 프로그램 직후 자유 전자 저장고의 형성과 전하 중심 위치를 결정하는 중요한 인자임을 보여준다. 낮은 V_{pgm} 에서는 주입 전자의 대부분이 이동 과정에서 트랩에 포획되어 자유 전자에 의한 수직전하재분포가 제한적이다. 반면 높은 V_{pgm} 에서는 더 많은 전자가 블로킹 산화막 근처까지 도달하여 리텐션 초기의 자유 전자 저장고를 형성하고, 이후 이 전자들이 터널 산화막 방향으로 이동 및 포획되면서 전하 중심 이동과 문턱전압 증가를 유발할 수 있다.

그림 20은 프로그램 동작 이후 V_{pgm} 에 따라 질화막 내부에 존재하는 전자의 개수와 그 비율을 나타낸다. V_{pgm} 이 증가함에 따라 질화막 내부에 포획된 전자의 개수는 증가한다. 그러나 약 19V 이후부터는 포획 전자 개수 증가의 기울기가 감소하고, 대신 자유 전자의 개수가 점차 증가하는 경향이 나타난다.

이는 V_{pgm} 이 높아질수록 질화막 내부로 주입되는 전자의 양이 증가하지만, 동시에 질화막 내 트랩 점유가 점차 포화되기 때문이다. 낮은 V_{pgm} 조건에서는 주입된 전자의 상당 부분이 빈 트랩에 포획될 수 있다. 반면 V_{pgm} 이 증가하면 이미 전자가 포획된 트랩의 비율이 높아지고, 추가로 주입된 전자가 포획될 수 있는 빈 트랩의 수가

상대적으로 감소한다. 그 결과 일부 전자는 트랩에 포획되지 못한 채 전도대 위에 자유 전자로 남게 된다.

이러한 경향은 그림 20(b)에서도 확인된다. V_{pgm} 이 증가함에 따라 전체 전자 중 자유 전자가 차지하는 비율이 증가한다. 이는 높은 프로그램 전압 조건에서 프로그램 직후 자유 전자 저장고가 더 크게 형성된다는 것을 의미한다. 앞서 분석한 바와 같이 수직전하재분포는 프로그램 직후 트랩에 포획되지 못하고 남아 있는 자유 전자가 리텐션 시간 동안 이동 및 포획되면서 전하 중심을 변화시키는 현상이다. 따라서 V_{pgm} 이 증가하여 자유 전자의 비율이 높아질수록, 이후 리텐션 구간에서 수직전하재분포에 기여할 수 있는 전자의 양도 증가한다.

결과적으로 V_{pgm} 의 증가는 프로그램 직후 자유 전자 reservoir 의 크기를 증가시키고, 이는 수직전하재분포에 의한 전하 중심 이동과 문턱전압 증가를 더욱 크게 만들 수 있다. 즉 높은 V_{pgm} 조건에서는 단순히 프로그램에 의한 초기 문턱전압 상승뿐 아니라, 프로그램 이후 단기 리텐션 시간 동안 추가적인 문턱전압 증가가 더 크게 나타날 가능성이 높다.





그림 20. 프로그램 동작 이후 전자의 구성 (a) 트랩된 전자와 자유 전자의 개수 (b) 전체 전자 중 자유 전자가 차지하는 비율




그림 21. V_{pgm} 에 따른 전하 중심 위치.

그림 21은 프로그램 전압 V_{pgm} 에 따른 전체 전하 중심 위치와 포획 전자만의 전하 중심 위치를 비교한 결과이다. 그림에서 x_c 가 증가할수록 전하 중심은 블로킹 산화막 방향으로 이동한 것을 의미하며, x_c 가 감소할수록 터널 산화막 방향에 가까워진 것을 의미한다.

먼저 포획 전자만의 전하 중심 위치를 보면, V_{pgm} 이 17 V에서 19 V까지 증가함에 따라 전하 중심이 블로킹 산화막 방향으로 이동한다. 이는 프로그램 전압이 증가하면서 질화막 내부 전기장이 강해지고, 주입된 전자가 더 깊은 위치까지 이동한 뒤 트랩에 포획되기 때문이다.

그러나 약 19 V 이후부터는 포획 전자의 전하 중심 위치가 거의 일정하게 유지된다. 이는 앞서 그림 20 에서 확인한 자유 전자 비율이 급격히 증가하기 시작하는 지점과 일치한다.

이 결과는 19 V 이후부터 추가로 주입된 전자가 기존처럼 트랩 전하 중심을 계속 블로킹 산화막 방향으로 이동시키기보다는, 트랩에 포획되지 못한 자유 전자로 남는 비중이 커진다는 것을 의미한다. 즉, 높은 V_{pgm} 조건에서는 질화막 내부 트랩의 점유가 어느 정도 포화되면서, 포획 전자의 공간 분포는 크게 변하지 않게 된다.

반면 전체 전하 중심 위치는 19 V 이후에도 일정하게 유지되지 않고 계속 증가하며 블로킹 산화막 방향으로 이동한다. 전체 전하 중심은 포획 전자뿐 아니라 전도대 위에 남아 있는 자유 전자를 함께 포함하여 계산한 값이다. 따라서 포획 전자의 중심 위치가 거의 변하지 않음에도 전체 전하 중심이 계속 블로킹 산화막 방향으로 이동한다는 것은, 높은 V_{pgm} 에서 블로킹 산화막 근처에 축적되는 자유 전자가 전체 전하 중심 이동에 크게 기여하고 있음을 보여준다.

결과적으로 그림 21 은 높은 프로그램 전압에서 전하 중심이 블로킹 산화막 방향에 위치하는 주요 원인이 자유 전자임을 보여준다. 낮은 V_{pgm} 에서는 전체 전하 중심과 포획 전자 중심이 거의 유사하게

나타나므로, 전하 중심은 주로 포획 전자의 분포에 의해 결정된다.

그러나 높은 V_{pgm} 에서는 포획 전자의 중심 위치가 포화되는 반면, 자유 전자의 비율과 위치 효과가 증가하면서 전체 전하 중심을 블로킹 산화막 방향으로 추가 이동시킨다. 이는 프로그램 직후 블로킹 산화막 근처에 남아 있는 자유 전자가 이후 수직전하재분포를 유발하는 핵심 초기 조건임을 의미한다.




그림 22. V_{pgm} 에 따른 리텐션 기간동안 전하 중심 이동.


그림 21은 리텐션 시간 동안 전하 중심의 이동 양상이 V_{pgm} 에 따라

어떻게 달라지는지를 나타낸다. 프로그램 전압이 높은 경우, 프로그램 직후에는 전하 중심이 블로킹 산화막에 가까운 위치에 형성된다. 이는 앞서 분석한 바와 같이 높은 V_{pgm} 조건에서 트랩에 포획되지 못한 자유 전자가 블로킹 산화막 근처에 더 많이 축적되기 때문이다.


리텐션 시간이 경과함에 따라 전하 중심은 점차 터널 산화막 방향으로 이동한다. 이는 블로킹 산화막 근처에 존재하던 자유 전자가 질화막 내부 전기장과 농도 구배에 의해 터널 산화막 방향으로 이동하고, 이동 과정에서 빈 트랩에 포획되기 때문이다. 자유 전자가 트랩에 포획되면 더 이상 이동하지 못하고 해당 위치에 고정되므로, 일정 시간이 지난 후 전체 전하 중심도 특정 위치로 수렴한다.

또한 V_{pgm} 이 높을수록 초기 전하 중심이 더 블로킹 산화막 방향에 위치하며, 리텐션 시간 동안 이동하는 전하 중심의 변화량도 더 크게 나타난다. 이는 높은 프로그램 전압 조건에서 블로킹 산화막 근처에 형성되는 자유 전자 저장고의 크기가 증가하기 때문이다. 반면 상대적으로 낮은 V_{pgm} 에서는 프로그램 직후 자유 전자의 양이 적으므로, 초기 전하 중심이 블로킹 산화막 방향으로 크게 이동하지 않으며 리텐션 시간 동안의 전하 중심 변화도 작게 나타난다.


(a)



(b)



(c)



(d)




그림 23. V_{pgm} 에 따른 리텐션 기간동안 전자 개수의 변화. (a) $V_{pgm}=19V$, (b) $V_{pgm}=20V$, (c) $V_{pgm}=21V$, (d) $V_{pgm}=22V$

그림 23 은 V_{pgm} 조건별로 리텐션 시간 동안 자유 전자 수와 포획 전자 수가 서로 반대 방향으로 변화하는 양상을 보여준다. 각 조건에서 전도대 위의 자유 전자는 시간에 따라 감소하며, 같은 시간 구간에서 포획 전자의 수는 증가한다. 이는 리텐션 기간 동안 프로그램 직후 남아 있던 자유 전자가 새로운 포획 전하의 공급원으로 작용하고 있음을 의미한다.

특히 V_{pgm} 이 증가할수록 초기 자유 전자의 수와 이후 감소량이 함께 증가한다. 19 V 조건에서는 자유 전자의 절대량이 작아 포획 전자 수의 변화도 제한적이지만, 22 V 조건에서는 초기 자유 전자 수가 크게 형성되어 리텐션 동안 포획 전자 수 증가폭도 가장 크게 나타난다. 이는 높은 V_{pgm} 조건에서 수직전하재분포에 참여할 수 있는 전자 수가 더 많아짐을 보여준다.

또한 V_{pgm} 이 높아질수록 자유 전자가 완전히 소진되고 포획 전자 수가 포화되기까지 걸리는 시간이 길어지는 경향이 나타난다. 이는 자유 전자의 초기 양이 많을수록 리텐션 시간 동안 이동 및 포획되어야 할 전자의 총량이 증가하기 때문이다. 따라서 포획 위치가 안정화되고 전하 중심이 수렴하기까지 더 긴 시간이 필요하다. 이 결과는 높은 V_{pgm}

조건에서 수직전하재분포의 크기뿐 아니라 지속 시간 또한 증가할 수 있음을 의미한다.

결과적으로 자유 전자의 감소와 포획 전자의 증가는 동일한 시간 영역에서 진행되며, 이후 두 값 모두 포화된다. 이는 전하 중심 이동이 무한히 지속되는 것이 아니라, 프로그램 직후 남아 있던 자유 전자가 소진되고 포획 위치가 안정화되면서 종료됨을 의미한다. 따라서 그림 23 은 전하 중심의 이동이 자유전자에 의한 현상임을 전자 수 관점에서 정량적으로 보여주는 결과이며, V_{pgm} 증가에 따라서 안정화에 소요되는 시간이 길어짐을 정량적으로 보여주는 결과이다.

그림 24 는 앞서 말한 경향을 한 번에 보여준다. 시간이 지남에 따라 전체 전하량에서 자유전자가 차지하는 비율이 감소하며 다음과 같은 그래프가 나온다.

그림 24 는 리텐션 시간 동안 전체 전하량 중 자유 전자가 차지하는 비율 변화를 나타낸다. 모든 V_{pgm} 조건에서 자유 전자 비율은 시간이 지남에 따라 감소하며, 높은 V_{pgm} 조건에서 그 변화가 더 큰 것을 확인할 수 있다. 이는 프로그램 직후 형성된 자유 전자 저장고가 리텐션 동안 점차 빈 트랩에 포획되어 소진됨을 의미한다.




그림 24. V_{pgm} 에 따른 자유전자 비율

제 4 장 구조 파라미터에 따른 수직전하재분포 특성 분석




그림 25. 리텐션 특성에 의한 문턱전압 변화를 묘사하는 대표 모델인 Stretched Exponential Function

Lateral migration, de-trapping, 수직전하재분포 등 다양한 리텐션 특성에 의해 시간에 따라 문턱전압이 변하게 된다. 이러한 시간 의존적 문턱전압 변화를 표현하기 위해 Stretched exponential function(SEF)이 널리 사용된다. SEF는 단일 시정수를 갖는 단순 지수 함수와 달리, 여러 시간 상수를 갖는 복합적인 완화 현상을 효과적으로 표현할 수 있다. 질화막 내에서 리텐션 현상은 하나의 균일한 반응으로 발생하는 것이 아니라, 서로 다른 에너지 준위, 위치, 전기장, 트랩 환경을 가진 전하들이 동시에 관여하는 현상이다. 따라서 단일 지수 함수보다 시간 상수의 분포를 반영할 수 있는 SEF가 리텐션 특성을 설명하는 데 적합하

다.

일반적으로 리텐션에 의한 문턱전압 변화는 다음과 같이 표현할 수 있다 [33], [34].

$$\Delta V_{th}(t) = \Delta V_{th,final} \left[1 - \exp\left\{-\left(\frac{t}{\tau}\right)^\beta\right\} \right] \quad (14)$$

여기서 $\Delta V_{th,final}$ 은 충분히 긴 시간이 지난 후 도달하는 최종 문턱전압 변화량을 의미한다. τ 는 시정수로, 문턱전압 변화가 진행되는 시간 스케일을 나타낸다. τ 가 작을수록 리텐션에 의한 문턱전압 변화가 빠르게 발생하며, τ 가 클수록 변화가 느리게 진행된다. β 는 shape parameter로 0과 1 사이의 값을 가지며, 함수의 기울기가 가파를수록 1에 가까운 값을 갖는다. 물리적으로는 해당 현상이 얼마나 “한번에” 발생하는지에 따라 결정되는 값이다.

수직전하재분포 또한 SEF를 따라 문턱전압을 변화시키는 것으로 보고되어 있다. 본 장에서 우리는 SEF의 각 파라미터를 전하 중심 이동과 관련한 물리값으로 모델링하고, 소자의 구조 파라미터를 바꿔가며 시뮬레이션한 결과가 모델과 잘 맞는지 검증해 볼 것이다.

제 1 절 수직전하재분포 모델링




그림 26. 수직전하재분포의 모식도

수직전하재분포의 모델링을 위해선 SEF 의 각 파라미터 $\Delta V_{th,final}$, τ , β 가 어떤 물리량과 연결되는지를 전하 중심 이동 관점에서 해석할 필요가 있다.


먼저 $\Delta V_{th,final}$ 는 전하 중심이 더 많이 이동할수록, 그리고 전체 전자의 양이 클수록 증가한다. 따라서 전하 중심 이동거리와 전체 전하량에 연관된 파라미터로 해석할 수 있다. τ 는 전하 중심 이동과 전자 포획이 진행되는 데 필요한 시간 스케일을 의미하므로, 전하 중심 이동거리와 자유 전자의 양에 영향을 받게 된다. β 는 반응이 얼마나 동시에 발생하는지를 나타내는 파라미터이다. 전하 중심 이동거리가 커질수록 공간적으로 더 넓은 범위의 트랩 사이트에서 전하 포획이

발생하므로, β 는 전체 전하량보다 전하 중심 이동거리와 연관될 수 있다.

종합하면 수직전하재분포를 결정하는 주요 물리량은 자유 전자의 양, 전체 전자의 양, 전하 중심 이동거리로 정리할 수 있다. 이 값들은 모두 TCAD 시뮬레이션을 통해 직접 추출할 수 있다. 그러나 보다 범용적인 모델을 구축하기 위해서는 전하 중심 이동거리 자체를 사용하는 것보다, 이와 밀접하게 연관되면서도 물리적으로 해석 가능한 대체 인자를 찾는 것이 필요하다. 따라서 본 연구에서는 전하 중심 이동거리와 높은 상관관계를 갖는 물리량을 도출하고, 이를 활용하여 수직전하재분포 특성을 보다 일반적으로 설명할 수 있는 모델을 구성하고자 하였다.

먼저, 가장 직관적인 물리량인 자유전자양과 전하 중심 이동거리와의 관계를 파악해보았다. 그림 27 에서 (a)는 질화막의 두께에, (b)는 질화막의 트랩 농도에 변화를 주며 시뮬레이션 한 결과값이다. (a)를 보면 그 경향이 잘 보이는 것 같으나, (b)의 결과값에서 경향이 크게 틀어지는 것이 확인된다. 이는 전하 중심의 개념 자체가 전체 전자들의 전하량 중심을 의미하는 것이기 때문에, 자유전자의 양만으로는 그 움직임을 대표하기 어렵기 때문이다. 따라서 전체 전자의 전하량 개념이 포함된 물리량을 선정하고, 그에 따른 전하 중심의 경향을 확인하였다.

(a)



(b)





그림 27. 초기 자유전자 양에 따른 전하 중심 최종 이동 거리 (a) 질화막 두께에 변화를 준 시뮬레이션 결과, (b) 질화막의 트랩 농도에 변화를 준 시뮬레이션 결과

(a)



(b)




그림 28. 초기 자유전자의 비중에 따른 전하 중심 최종 이동 거리 (a) 질화막 두께에 변화를 준 시뮬레이션 결과, (b) 질화막의 트랩 농도에 변화를 준 시뮬레이션 결과

전체 전자의 전하량 개념을 가지고 있는 초기 자유전자의 비중에 따른 0 전하 중심 이동거리의 경향성을 살펴보았더니, 그 경향성이 단순 자유 전자량에 비해 훨씬 더 잘 보이는 것을 확인할 수 있었다.

이는 수식으로도 확인할 수 있다. 초기 자유전자의 비중(r_f)는 다음과 같이 표현된다.

$$r_f = \frac{f_0}{n_t + f_0} \quad (15)$$

또한 전하 중심은 자유전자와 포획된 전자수의 무게중심으로, 다음과 같이 표현된다.

$$x_{c,total} = \frac{n_t \cdot x_{c,t} + f_0 \cdot x_{c,f}}{n_t + f_0} = (1 - r_f)x_{c,t} + r_fx_{c,f} \quad (16)$$

이때 n_t 는 포획된 전자 수, f_0 는 자유전자 수, $x_{c,t}$ 는 포획전자의 전하중심, $x_{c,f}$ 는 자유전자의 전하중심이다. 여기서 전하중심의 이동은 대부분 자유전자로 인해 발생하게 되므로, 다음의 관계를 확인할 수 있다.

$$\Delta x_{c,total} \propto r_f \cdot \Delta x_{c,f} \quad (17)$$

즉, 전체 전하 중심의 이동량은 수식과 시뮬레이션 결과를 통해 r_f 에 비례함을 알 수 있다.

이를 기반으로 SEF 함수 파라미터를 모델링하였다. 먼저 $\Delta V_{th,final}$ 은 식 (1)을 기반으로 다음과 같이 표현할 수 있다.

$$\Delta V_{th,final} = Q \cdot \left(\frac{1}{C_{final}} - \frac{1}{C_{initial}} \right) \quad (18)$$

이때 C_{final} 과 $C_{initial}$ 은 각각 수직전하재분포가 끝난 시점의 전체 정전용량과 시작 시점의 전체 정전용량이다. 이를 식(3) 과 식(4)를 이용해 계산하면 다음과 같이 정리할 수 있다.

$$\Delta V_{th,final} = q \cdot (n_t + f_0) \cdot \frac{1.8}{2\pi\epsilon_{SiO2}L_{WL}} \cdot \ln \left(1 + \frac{\Delta x_{c,total}}{r_{c.c_final}} \right) \quad (19)$$

이때 $\frac{\Delta x_{c,total}}{r_{c.c_final}}$ 의 값이 매우 작으므로, 테일러 전개를 통해 아래 식으로 표현할 수 있다.


$$\Delta V_{th,final} = q \cdot (n_t + f_0) \cdot \frac{1.8}{2\pi\epsilon_{SiO2}L_{WL}} \cdot \frac{\Delta x_{c,total}}{r_{c.cfinal}} \quad (20)$$

이때 식(17)에 의해 $\Delta x_{c,total}$ 을 r_i 에 대한 식으로 표현하면 다음의 식으로 $\Delta V_{th,final}$ 을 구할 수 있다.


$$\Delta V_{th,final} = q \cdot \frac{1.8}{2\pi\epsilon_{SiO2}L_{WL}} \cdot (n_t + f_0) \cdot a \cdot r_f^b \quad (21)$$

다음으로 τ 는 전하 중심 이동의 시상수이다. 수직전하재분포 메커니즘의 주요 메커니즘이 전자의 이동, 그리고 빈 트랩에서의 포획이므로 그와 관련된 전자 이동도와 전자 포획 단면적을 바꿔가며 시뮬레이션을 진행하였다. 실제 소자에서도 공정 조건에 따라 소자 내 물질의 전자 이동도가 달라지며, 전자 포획 단면적 또한 전압 조건 등에 의해 달라질 수 있기 때문에, 이에 따른 경향성을 확인하는 것은 필요하다 [35], [36]. 그림 29 (a), (b)는 전자이동도를 $5\text{cm}^2/\text{V/s}$ 에서 $5 \times 10^{-8}\text{cm}^2/\text{V/s}$ 범위에서 수직전하재분포의 특성이다. 전자이동도가 증가함에 따라 시상수가 짧아지는 경향을 확인할 수 있다.


(a)



(b)



(c)



(d)




그림 29. 전자 이동도와 전자 포획단면적에 따른 수직전하재분포 특성.
(a) 전자 이동도에 따른 문턱전압 변화와 (b) 전체 전하 중심 변화. (c) 전자 포획단면적에 따른 문턱전압 변화와 (d) 전체 전자 중심 변화

그림 30 은 리텐션 동안 전자 포획 단면적에 따른 시뮬레이션 결과이다. 전자 포획 단면적을 10^{-13}cm^2 에서 10^{-21}cm^2 까지 큰 범위 내에서 바꾸었지만, 전체 전하 중심 이동의 시상수에 크게 영향을 미치지 못하였다. 이를 통해 수직전하재분포의 시상수는 전자이동도, 그리고 전하 중심의 이동량인 r_f 에 의해 결정됨을 확인할 수 있고, 다음 식으로 표현할 수 있다.

$$\tau = \tau_0 \cdot \frac{r_f}{\mu} \quad (22)$$

β 는 전자의 이동의 분산에 따라 결정되는 값이다. 전자들이 한 번에 이동하며 전하 중심을 움직이면 1 에 가까운 값을, 반대의 경우에는 0 에 가까운 값을 갖는다. 이때 이동에 참여하는 전자의 양이 많아지면 그에 따른 분산도 커지게 된다. β 또한 r_f 에 대해 나타낼 수 있으며, 조건들을 만족하는 수식으로 나타내면 다음과 같다.

$$\beta = \frac{1}{1 + p \cdot r_f^q} \quad (23)$$

최종적으로 SEF 의 세 파라미터를 위와 같이 모델링하였다. 다음 절에서는 구조 파라미터를 바꿔가며 수직전하재분포 특성을 살펴보고, 결과를 모델과 비교하며 모델의 정합성을 검증하였다.

제 2 절 구조파라미터에 따른 수직전하재분포 특성





그림 30. 질화막 두께에 따른 수직전하재분포 초기 조건 (a) 얇은 질화막 두께에서의 프로그램 모식도 (b) 두꺼운 질화막 두께에서의 프로그램 모식도 (c) 질화막 두께에 따른 자유 전자 개수

본 절에서는 수직전하재분포 특성에 영향을 미칠 수 있는 구조 파라미터인 질화막 두께와 질화막의 트랩 농도에 따른 수직전하재분포 특성을 분석하였다.

그림 29는 질화막 두께에 따라 수직전하재분포의 주요 초기 조건에 대한 설명이다. 질화막의 두께가 두꺼워지면 프로그램 동작 과정에서 전자가 전도대 위에서 이동하는 거리가 길어지게 되고, 프로그램 과정에서 포획되는 전자량의 증가를 야기한다. 이로 인해 전도대에 남아있는 자유 전자의 수가 줄어들게 된다. 이로 인해 수직전하재분포의 $\Delta V_{th,final}$ 와 τ 는 감소하고 β 는 증가하게 된다.








그림 31. 질화막 두께에 따른 수직전하재분포로 인한 문턱전압 증가. (a) $V_{pgm} = 20V$, (b) $V_{pgm} = 21V$, (c) $V_{pgm} = 22V$

각 시뮬레이션 결과는 모두 SEF 함수의 형태로 표현될 수 있다. 이 시뮬레이션 결과에서 추출한 SEF 함수 파라미터 값들이 모델과도 잘 맞는 것을 그림 31 을 통해 확인할 수 있다.

질화막의 트랩 농도 또한 프로그램 동작 직후 전도대 위 자유전자의 농도를 결정짓는 주요한 구조 파라미터이다. 트랩 농도가 증가함에 따라 질화막 내 트랩 간 거리가 짧아지고, 이는 프로그램 과정에서 주입된 전자가 트랩과 더 자주 상호작용하게 만든다. 때문에 전도대에 남아있는 자유전자의 수는 감소한다. 이로 인해 질화막의 두께와 마찬가지로 수직전하재분포의 $\Delta V_{th,final}$ 와 τ 는 감소하고 β 는 증가하게 된다.







그림 32. 질화막 두께에 따른 SEF 함수 파라미터 값 및 모델 피팅 결과 (a) $V_{th,final}$, (b) τ , (c) β







그림 33. 질화막 트랩 농도에 따른 수직전하재분포 초기 조건 (a) 낮은 질화막 트랩 농도에서의 프로그램 모식도 (b) 높은 질화막 트랩 농도에서의 프로그램 모식도 (c) 질화막 트랩 농도에 따른 자유 전자 개수







그림 34. 질화막 트랩 농도에 따른 수직전하재분포로 인한 문턱전압 증가. (a) $V_{pgm} = 20V$, (b) $V_{pgm} = 21V$, (c) $V_{pgm} = 22V$







그림 35. 질화막 트랩 농도에 따른 SEF 함수 파라미터 값 및 모델 피팅 결과 (a) $V_{th,final}$, (b) τ , (c) β

	T_n	N_t
a	5.72×10^{-4}	4.75×10^{-4}
b	1.23	1.23
τ_0	3.9×10^{-10}	3.9×10^{-10}
p	2.87	2.51
q	0.61	0.61

표 2. 피팅에 사용된 파라미터 값

종합적으로 수직전하재분포 현상은 질화막의 두께가 두꺼울수록, 트랩 농도가 높을수록 프로그램 동작 직후 전도대 위에 남아있는 자유전자가 줄어들게 되어 관측이 어려워진다. 이 외에도 TCAD 시뮬레이션을 통해 전자 포획 단면적, 질화막의 전자 이동도 등에도 자유전자 농도가 조절되며 수직전하재분포 현상에 영향을 미칠 것으로 예상된다.

제 5 장 결 론

본 연구에서는 전하 트랩 기반 3D NAND Flash 메모리에서 프로그램 직후 발생하는 단기 리텐션 현상 중 하나인 수직전하재분포의 물리적 원인을 분석하고, 이를 정량적으로 모델링하였다. 수직전하재분포는 전하 저장층 내부의 전하 중심이 수직 방향으로 이동하면서 문턱전압 증가를 유발하는 현상으로 알려져 있으나, 기존 연구에서는 실제 전하 이동의 물리적 원인이 명확히 제시되지 않았다.

이를 위해 본 연구에서는 TCAD 시뮬레이션을 이용하여 프로그램 동작과 리텐션 구간을 구현하고, 질화막 내부의 포획 전자 분포, 자유 전자 분포, 전기장 분포, 전하 중심 변화를 분석하였다. 먼저 일반적인 TCAD 시뮬레이션에서 발생하는 터널 산화막 근처 전하 포획의 과대평가 문제를 보완하기 위해 에너지 완화 개념을 반영하였다. 이를 통해 프로그램 직후 전하 중심이 블로킹 산화막 방향에 가깝게 형성되는 조건을 구현하고, 수직전하재분포 분석에 필요한 초기 전하 분포를 확보하였다.

수직전하재분포의 메커니즘을 규명하기 위해 방출-이동 과정과 포획되지 못한 전자들의 이동 과정을 비교하였다. Poole-Frenkel 방출 시간 계산 결과, 프로그램 직후 질화막 내부 전기장 조건에서 방출 시간은 수직전하재분포의 시간 스케일보다 훨씬 긴 값을 갖는 것으로 나타났다. 또한 리텐션 시간 동안 블로킹 산화막 근처의 포획 전자 농도는 감소하지 않았으며, 자유 전자의 감소와 함께 터널 산화막 방향의 포획 전자 농도가 증가하였다. 트랩 에너지 준위를 낮추어 방출을 촉진한 경우에도 초기 문턱전압 증가는 자유 전자의 이동 및 포획에 의해 설명되었다. 따라서 수직전하재분포의 주요 원인은 포획 전자의 방출이 아니라, 프로그램 직후 남아 있는 자유 전자의 이동 및 포획 과정으로 해석된다.

전하 중심 이동 분석을 통해, 프로그램 전압이 증가할수록 블로킹 산화막 근처에 남아 있는 자유 전자의 양과 비율이 증가하고, 이에 따라 프로그램 직후 전체 전하 중심이 블로킹 산화막 방향으로 이동함을 확인하였다. 리텐션 시간 동안 이 자유 전자들은 터널 산화막 방향으로 이동하여 빈 트랩에 포획되며, 그 결과 전하 중심은 터널 산화막 방향으로 이동하고 문턱전압은 증가한다. 즉, 수직전하재분포에 의한

문턱전압 증가는 자유 전자 저장고의 형성, 이동, 포획, 안정화 과정으로 설명할 수 있다.

또한 수직전하재분포에 의한 문턱전압 변화를 Stretched Exponential Function 으로 표현하고, 각 파라미터를 물리량과 연결하였다. 최종 문턱전압 변화량은 전체 전하량과 전하 중심 이동거리의 영향을 받으며, 시정수는 자유 전자의 양과 전하 중심 안정화 시간과 관련된다. 본 연구에서는 초기 자유 전자 비율을 전하 중심 이동거리와 연관된 핵심 인자로 도입하여 수직전하재분포 특성을 모델링하였다.

구조 파라미터 분석 결과, 질화막 두께와 질화막 트랩 농도는 프로그램 직후 자유 전자 잔류량을 결정하는 중요한 인자임을 확인하였다. 질화막이 두꺼워지거나 트랩 농도가 증가하면 주입 전자가 트랩과 상호작용할 기회가 증가하여, 프로그램 종료 후 전도대 위에 남아 있는 자유 전자의 양이 감소한다. 그 결과 수직전하재분포에 의한 최종 문턱전압 증가와 시정수는 감소하고, 현상은 상대적으로 약하게 나타난다.

이 결과는 수직전하재분포에 의한 문턱전압 증가가 모든 소자에서 동일하게 관찰되는 보편적 현상이 아니라, 소자의 구조 및 전하 저장층 특성에 따라 강하게 나타날 수도 있고 거의 관찰되지 않을 수도 있음을 의미한다. 즉, 프로그램 직후 자유 전자가 충분히 남아 있고 전하 중심이 블로킹 산화막 방향에 형성되는 구조에서는 수직전하재분포에 의한 문턱전압 증가가 뚜렷하게 나타날 수 있다. 반대로 질화막 내 포획 확률이 높아 자유 전자가 거의 남지 않는 구조에서는 동일한 현상이 약하게 나타나거나 관찰되지 않을 수 있다.

종합적으로 본 연구는 수직전하재분포의 물리적 원인을 프로그램 직후 남아 있는 자유 전자의 이동 및 포획으로 규명하고, 이를 전하 중심 이동 및 SEF 파라미터와 연결하여 정량적으로 모델링하였다. 본 연구 결과는 3D NAND Flash 메모리의 단기 리텐션 신뢰성을 예측하고, 질화막 두께 및 트랩 농도와 같은 구조 파라미터를 최적화하기 위한 물리적 기준을 제공할 수 있다.

참고 문헌

- [1] Goda, A, "Recent Progress on 3D NAND Flash Technologies." Electronics 2021 10, 3156.
- [2] C.Hwang, "Nanotechnology enables a new memory growth model," in Proceedings of the IEEE, vol. 91, no. 11, pp. 1765-1771
- [3] C. -W. Yoon, "The Fundamentals of NAND Flash Memory: Technology for tomorrow's fourth industrial revolution," in IEEE Solid-State Circuits Magazine, vol. 14, no. 2, pp. 56-65
- [4] A. Goda, "3-D NAND Technology Achievements and Future Scaling Perspectives." IEEE Transactions on Electron Devices 61 (2020) 1373.
- [5] K. Parat, and A. Goda, "Scaling trends in NAND flash." IEEE International Electron Devices Meeting (2018) 2.1. 1.
- [6] S. Ahn, H. Jo, S. Park, J. Kim and H. Shin, "Investigation of Cell Variation Effect on Z-Interference in Charge-Trap-Based 3-D NAND Flash Memory," in IEEE Transactions on Electron Devices, vol. 72, no. 3, pp. 1141-1145
- [7] J. Jang, H. S. Kim, W. Cho, H. Cho, J. Kim, S. I. Shim, Y. Jang, J. H. Jeong, B. K. Son, D. W. Kim, K. Kim, J. J. Shim, J. S. Lim, K. H. Kim, S. Y. Yi, J. Y. Lim, D. Chung, H. C. Moon, S. Hwang, J. W. Lee, Y. H. Son, U. I. Chung, and W. S. Lee, "Vertical Cell Array using TCAT(Terabit Cell Array Transistor) Technology

- for Ultra High Density NAND Flash Memory.", IEEE Symp. on VLSI Technology (2009) 192.
- [8] Liu, S., & Zou, X., "Analysis of 3D NAND technologies and comparison between charge-trap-based and floating-gate-based flash devices," The Journal of China Universities of Posts and Telecommunications, 2017
- [9] K.-T. Park et al., "Three-Dimensional 128 Gb MLC Vertical NAND Flash Memory With 24-WL Stacked Layers and 50 MB/s High-Speed Programming," IEEE Journal of Solid-State Circuits, vol. 50, no. 1, pp. 204–213
- [10] E.-S. Choi and S.-K. Park, "Device Considerations for High Density and Highly Reliable 3D NAND Flash Cell in Near Future," IEEE International Electron Devices Meeting, pp. 9.4.1–9.4.4
- [11] S. Kim, K. Lee, C. Woo, Y. Hwang and H. Shin, "Analysis of Failure Mechanisms During the Long-Term Retention Operation in 3-D NAND Flash Memories," in IEEE Transactions on Electron Devices, vol. 67, no. 12, pp. 5472-5478
- [12] I. Han and H. Shin, "Machine Learning-Based Investigation of Temperature Effects on Lateral Migration in 3-D nand Flash Memory," in IEEE Transactions on Electron Devices, vol. 73, no. 5, pp. 2747-2753
- [13] M. Kim and H. Shin, "Analysis and Compact Modeling of Fast Detrapping From Bandgap-Engineered Tunneling Oxide in 3-D NAND Flash Memories," in

IEEE Transactions on Electron Devices, vol. 68, no. 7, pp. 3339-3345

- [14] C. Lee et al., "Penta-Level Charge Trap-Based 3D NAND Flash Memory Enabled by Bi-Directional Step-Pulse-Programming and Improvement of Cell Channel Process," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4
- [15] C. Woo et al., "Modeling of Charge Loss Mechanisms during the Short Term Retention Operation in 3-D NAND Flash Memories," 2019 Symposium on VLSI Technology, Kyoto, Japan, 2019, pp. T214-T215
- [16] Guide, Sentaurus Device User. 'version K-2015.06', (2015).
- [17] K. Lee and H. Shin, "Distinguishing capture cross-section parameter between GIDL erase compact model and TCAD", 2021 Jpn. J. Appl. Phys. 60 124002
- [18] A. Arreghini et al., "Experimental Characterization of the Vertical Position of the Trapped Charge in Si Nitride-Based Nonvolatile Memory Cells," IEEE Transactions on Electron Devices, vol. 55, no. 5, pp. 1211–1219, 2008.
- [19] C. Lee and H. Shin, "Investigation and modeling of vertical redistribution in charge-trap-based 3D NAND Flash memory," Japanese Journal of Applied Physics, vol. 65, no. 1, 2026.
- [20] M. Jin and H. Shin, "Modeling Attempt-to-Escape Frequency: Tunneling Emission of Trapped Electrons in Tunneling Oxides of 3-D NAND Flash Memory," in IEEE Transactions on Electron Devices, vol. 72, no. 9, pp. 4884-4889, Sept.

- [21] A. Arreghini, F. Driussi, D. Esseni, L. Selmi, M. J. van Duuren and R. van Schaijk, "Experimental Extraction of the Charge Centroid and of the Charge Type in the P/E Operation of Sonos Memory Cells," 2006 International Electron Devices Meeting, San Francisco, CA, USA, 2006, pp. 1-4
- [22] H. Jo and H. Shin, "Compact Modeling of Trap-Assisted Tunneling Current in 3-D NAND Flash Memory," in IEEE Transactions on Electron Devices, vol. 72, no. 4, pp. 1745-1749, April 2025
- [23] J. H. You et al., "Effect of the trap density and distribution of the silicon nitride layer on the retention characteristics of charge trap flash memory devices," SISPAD, 2011
- [24] R. Saikia and S. Mahapatra, "A physical model for long term data retention characteristics in 3D NAND flash memory," Solid-State Electron., vol. 199, Jan. 2023, Art. no. 108497
- [25] T. Cheng et al., "Investigation of Re-Program Scheme in Charge Trap-Based 3D NAND Flash Memory," in IEEE Journal of the Electron Devices Society, vol. 9, pp. 640-644, 2021
- [26] Yi, Su-in, and Jungsik Kim. 2021. "Novel Program Scheme of Vertical NAND Flash Memory for Reduction of Z-Interference" Micromachines 12, no. 5: 584.
- [27] P. Samanta, H. S. Huang, S. Y. Chen, T. J. Tzeng, and M. C. Wang, "Interface

- trap generation and recovery mechanisms during and after positive bias stress in metal-oxide-semiconductor structures.", *Appl. Phys. Lett.* 100 (2012) 203503.
- [28] T. Tomita, Y. Kamakura, and K. Taniguchi, "Energy relaxation length for ballistic electron transport in SiO₂," *Phys. Status Solidi (B)*, vol. 204, no. 1, pp. 129–132, Nov. 1997.
- [29] F. Schanovsky et al., "Modeling the Operation of Charge Trap Flash Memory—Part I: The Importance of Carrier Energy Relaxation," in *IEEE Transactions on Electron Devices*, vol. 71, no. 1, pp. 547-553, Jan. 2024
- [30] D. H. Kang, J. J. Jeong, Y. K. Park, D. H. Sin, H. M. Choi and B. J. Cho, "Spatial Charge Trap Engineering with Boron Nitride Barrier for 3D V-NAND Flash Memory," 2024 IEEE International Electron Devices Meeting (IEDM), San Francisco, CA, USA, 2024, pp. 1-4
- [31] D. Verreck et al., "Modeling the Operation of Charge Trap Flash Memory—Part II: Understanding the ISPP Curve With a Semianalytical Model," in *IEEE Transactions on Electron Devices*, vol. 71, no. 1, pp. 554-559, Jan. 2024
- [32] J. Yoo, H. Jo and H. Shin, "Time Constant Analysis of Lateral Charge Loss in 3-D NAND Flash Memories Through Multiscale Simulations," in *IEEE Transactions on Electron Devices*, vol. 71, no. 7, pp. 4146-4152, July 2024
- [33] C. Woo, S. Kim, and H. Shin, "Cell Pattern Dependency of Charge Failure Mechanisms During Short-Term Retention in 3-D NAND Flash Memories," *IEEE*

Electron Device Letters, vol. 41, no. 11, pp. 1645–1648, 2020.

- [34] C. Woo *et al.*, "Modeling of Charge Failure Mechanisms during the Short Term Retention Depending on Program/Erase Cycle Counts in 3-D NAND Flash Memories," *2020 IEEE International Reliability Physics Symposium (IRPS)*, Dallas, TX, USA, 2020, pp. 1-6
- [35] I. Ay, and H.Tolunay. "Steady-state and transient photoconductivity in hydrogenated amorphous silicon nitride films." *Solar energy materials and solar cells* 80.2 (2003): 209-216.
- [36] T. H. Ning, "Electron trapping in SiO₂ due to electron-beam deposition of aluminum," *J. Appl. Phys.*, vol. 49, no. 7, pp. 4077–4082, Jul. 1978,

Abstract

Analysis and Modeling of Vertical Redistribution in 3D NAND Flash Memory

Chan Lee

Department of Electrical and Computer Engineering

The Graduate School

Seoul National University

Three-dimensional NAND Flash memory has been widely used as a key technology for high-density data storage owing to its high integration density and non-volatility. However, in charge-trap-based structures, not only the total amount of stored charge but also the charge distribution inside the charge storage layer can affect the threshold voltage and short-term retention characteristics. In particular, vertical redistribution, which occurs immediately after program operation, has been reported to induce a positive threshold voltage shift through the vertical movement of the charge centroid. However, its underlying physical mechanism has not been clearly identified.

In this study, vertical redistribution in charge-trap-based 3D NAND Flash memory is analyzed and modeled using TCAD simulations. To more accurately reproduce the actual program operation, a correction method considering carrier energy relaxation is applied. This approach suppresses the excessive charge trapping near the tunneling oxide interface, which is commonly observed in

conventional TCAD simulations, and enables the formation of an initial charge centroid located closer to the blocking oxide after program operation.

To clarify the origin of vertical redistribution, two possible mechanisms are compared: an emission–migration–capture process of trapped electrons and a migration–capture process of free electrons remaining after program operation. Based on Poole–Frenkel emission time calculation, time–dependent charge distribution analysis during retention, and verification with varied trap energy levels, it is confirmed that vertical redistribution is mainly caused by the migration and capture of free electrons remaining near the blocking oxide, rather than by the emission of trapped electrons. These free electrons migrate toward the tunneling oxide during retention and are captured by empty traps, resulting in charge centroid movement and a positive threshold voltage shift.

In addition, the threshold voltage shift caused by vertical redistribution is described using a stretched exponential function, and its parameters are modeled with physical quantities related to the free–electron ratio, total electron amount, and charge centroid movement. Structural parameter analysis shows that as the nitride thickness or nitride trap density increases, the amount of free electrons remaining after program operation decreases, thereby suppressing the threshold voltage shift induced by vertical redistribution. This study demonstrates that vertical redistribution depends strongly on device structure and charge storage layer properties, and provides a physical basis for improving short–term retention reliability in 3D NAND Flash memory.

Keywords : 3D NAND flash memory, Vertical Redistribution, charge centroid, stretched exponential function, TCAD simulation

Student Number : 2024-25357