


组合逻辑



编码

- 8421 码：二进制 (XXXX 表示权重)
- BCD 8421 码：二进制，但只表示 0-9 十个数
- 余三码：BCD + 3, $0011 \sim 1100$
- 格雷码 (循环码)：最高位不变，其余逐位异或

最小项、最大项关系： $\sum m_i = \prod_{j \neq i} M_j$ ； M_0 定义为 $A+B+C+\dots$ ，方向相反

竞争-冒险

成因：输出出现形如 $AB + \bar{A}D$, $B=D=1$ 时出现 $A + \bar{A}$ 毛刺


解决方法：加冗余项, $AB + \bar{A}D + BD$

(卡诺图中的重合项)

器件级联

① 编码器 (74HC148)

Y'_S	Y'_{EX}	状态
1	1	不工作
0	1	工作, 但无输入
1	0	工作, 且有输入
0	0	不可能出现




② 解码器

S_1 : 高电平使能


S_2, S_3 : 低电平使能



用最高位作为选择使能
剩下三位照常译




③ 加法器




④ 多位比较器 (比较显然)

8位比较器



门电路







$R > 1.9k\Omega$ 左右/悬空时视作高电平

(CMOS 不可悬空!)

漏电流的计算


TTL



CMOS

一律为所有门输入管脚数

OC / OD 门外接电阻计算





$$\begin{cases} \text{高} & V_o = V_{DD} - R_L (2 \times I_{OH} + b \times I_{IL}) \geq V_{OH} \\ \text{低} & I = \frac{V_{DD} - V_{OL}}{R_L} + b I_{IL} \leq I_{OL} \end{cases}$$

"线与": 一个OC/OD驱动就出0, 故: 不能突破
一个oc门的 I_{OL}

脉冲电路

核心是分析电容两端电压, 理清工作状态.

多谐振荡器




555 timer

Schmitt 触发器


单稳态

多谐振荡

2.6脚短接即可



V_i 下降沿触发





触发器 & 时序逻辑

$$\left. \begin{array}{l} \text{JK 触发器: } Q^* = J\bar{Q} + \bar{K}Q \\ \text{T 触发器: } Q^* = T\bar{Q} + \bar{T}Q \\ \text{D 触发器: } Q^* = D \end{array} \right\} \begin{array}{l} \begin{array}{cc} J & K \\ 0 & 0 \\ 0 & 1 \\ 1 & 0 \\ 1 & 1 \end{array} \begin{array}{l} \text{保持} \\ \text{置} \\ \text{置} \\ \text{反} \end{array} \end{array}$$

电平触发 (锁存器)
脉冲触发
边沿触发 ☐ ☒ ✓

两种 RS 锁存器: (双稳态)




S	R	Q
0	1	0
1	0	1
0	0	保持
1	1	禁用

"归0"


"置1"

→ "没有set, 也没有reset"

触发器转换



① : $J = K = T$



② : $\begin{cases} Q^* = J\bar{Q} + \bar{K}Q \\ Q^* = T\bar{Q} + \bar{T}Q \Rightarrow T = Q \oplus Q^* = Q \oplus (J\bar{Q} + \bar{K}Q) = J\bar{Q} + KQ \end{cases}$

③ $\begin{cases} Q^* = T \oplus Q \\ Q^* = D \end{cases} \Rightarrow T = Q \oplus D$

④ $\begin{cases} Q^* = D \\ Q^* = T \oplus Q \end{cases} \Rightarrow D = T \oplus Q$

⑤ $\begin{cases} Q^* = D \\ Q^* = J\bar{Q} + \bar{K}Q \end{cases} \Rightarrow D = J\bar{Q} + \bar{K}Q$

⑥ $\begin{cases} Q^* = J\bar{Q} + \bar{K}Q \\ Q^* = D \end{cases}$
 $D(\bar{Q} + Q) = J\bar{Q} + \bar{K}Q$
 $\Rightarrow \begin{cases} J = D \\ K = \bar{D} \end{cases}$

诀窍: $\begin{cases} Q^* = \dots (\text{已有}) \\ Q^* = \dots (\text{目标}) \end{cases}$ 联立或反带
 解出 已有 = $F(\text{目标})$
 必要时补充 $Q + \bar{Q}$

Verilog HDL:


操作符: $\&$ 逐位相与 $\&\&$ 逻辑与
 $|$ 逐位相或 $||$ 逻辑或 $\wedge$ 异或 $\wedge\sim/\sim\wedge$ 同或 $\sim$ 非

时序逻辑中一个 " $<=$ " 对应 1 个 D 触发器

找错时注意: ① 分号 ② end xxx

控制器


计数器型



利用次态逻辑组合电路, 将次态转移条件
 译为计数器控制信号, 控制计数器状态跳变
 画状态转移图更佳


MUX 型

定序型: 一个 FF 对应一个状态



微指令型

架构




ROM 写法

1: 要考虑输入 0: 不考虑输入

输出 | 判别 | 下址

状态 $\xrightarrow{\text{对应}}$ 微指令 $\xrightarrow{\text{对应}}$ 输出, 只能描述 Moore 型状态机!

$\Rightarrow$ Mealy 型需先转成 Moore 型, ASM 会有差异!



存储器

判断题不确定就打“X”()

ROM: 只读存储器; 与阵列固定, 或阵列可编

PLA: 可编程逻辑阵列; 与或阵列均可编

* PAL: 可编程阵列逻辑; 与阵列可编, 或阵列固定

ROM { PROM: 可编程 (一次, 采用熔断)
EPROM: 紫外线可擦除
EEPROM / E²PROM: 电可擦除

测试

测试只能发现设计错误, 不能发现制造缺陷 X 制造测试

内建自测(BIST)可实现电路自己判断测试结果 ✓

BIST可在芯片内部产生测试激励并分析结果 ✓

SAO、SAI 可以覆盖所有实际电路故障 X 桥接故障, 延迟故障等

路径敏化的目的是把内部节点的故障影响传播到输出 ✓

可测试性设计(DFT)的重要特征是可控性和可观察性