

浙江大学课程设计报告

课程名称：信息与电子工程导论 任课老师：章献民

课程设计名称：基于三极管的 4bit 加法器 完成日期：2024.12.22

第 2 小组

成员及分工：

姓名	专业	学号	分工	贡献比
	信息工程		仿真电路搭建、电路调试、报告撰写	34%
(我)	化学（求是科学班）		方案设计与改进、面包板搭建、报告撰写	34%
	电子科学与技术		报告审核、报告撰写	32%

1 目的和要求

1.1 课程设计目的

通过实践加深对数字电路设计和实现的理解，特别是 4 位加法器的设计与搭建。通过从基础的逻辑门设计到完整的 4 位加法器的实现，我们旨在掌握数字电路设计的基本原理和技巧，提高实际操作能力。

1.2 课程设计要求

- 设计一个基于三极管的 4 位加法器，包括半加器和全加器的组合，并确保电路设计能够正确处理二进制加法运算。
- 在仿真软件中对设计的电路图进行测试，验证电路的功能正确性。
- 在面包板上根据电路图搭建实物电路，并使用提供的电子元件（如三极管、电阻、LED 等）完成 4 位加法器的实物搭建。
- 对搭建的实物电路进行性能测试，包括稳定性、准确性和效率，并记录测试结果。

2 原理

2.1 逻辑门

2.1.1 与门（AND gate）

当两个输入端同时为高电平时，输出高电平（1），否则输出低电平（0）。




图 1 基本与门电路

2.1.2 或门 (OR gate)

当两个输入端有一个为高电平时，输出高电平 (1)，否则输出低电平 (0)。




图 2 基本或门电路

2.1.3 非门 (NOT gate)

当输入端为高电平时，输出低电平 (0)，否则输出高电平 (1)。




图 3 基本非门电路

2.1.4 异或门 (XOR gate)

当两个输入端不同时，输出高电平 (1)，否则输出低电平 (0)。这一效果可以用来实现模 2 的加法，因此异或门是加法器的重要组成部分。

异或门可以由基本逻辑门来实现，即

$$Y=A\oplus B=AB'+A'B$$

2.2 半加器

在设计完逻辑门的电路后，我们开始着手设计半加器。

半加器具有两个输入，代表二进制的两个加数；具有两个输出，分别代表本位和数字与进位数字，较为简单。

列出真值表进行分析：

表 1 半加器真值表

输入 A	输入 B	输出 S	输出 C _{out}
0	0	0	0
1	0	1	0
0	1	1	0
1	1	0	1

由真值表可以得到：

本位和只有在两个数字中只有一个 1 时为 1，其他时候为 0，即

$$S=A\oplus B$$

而进位只有在 AB 全都为 1 时才出 1，即

$$C_{out}=AB。$$

2.3 全加器

全加器具有三个输入，分别代表二进制的两个加数和接收到的低位进位信号；具有两个输出别代表本位和数字与进位数字。

列出真值表进行分析：

表 2 全加器真值表

输入 A	输入 B	输入 C _{in}	输出 S	输出 C _{out}
0	0	0	0	0
1	0	0	1	0
0	1	0	1	0
1	1	0	0	1
0	0	1	1	0
1	0	1	0	1
0	1	1	0	1
1	1	1	1	1

由真值表可以得到如下逻辑表达式：

$$S=A\oplus B\oplus C_{in}$$

$$C_{out}=(A\oplus B) C_{in}+AB$$

2.4 4bit 加法器

加法器输入为 4 位，故其最大输出为 5 位。

对于最末位的计算，由于不需要考虑上一位的进位，故相当于一个半加器。

对于中间三位的计算，需要考虑上一位的进位，故相当于三个全加器。

对于最高位的计算，其值等于次高位计算结果的进位值，无需额外实现。

故分析得：4bit 加法器由 1 个半加器、3 个全加器构成。

3 内容

3.1 初版仿真电路搭建

根据上述原理，我们开始用基本逻辑电路搭建半加器和全加器。




图 4 初版半加器电路




图 5 初版全加器电路

3.2 问题和优化思路

3.2.1 存在的问题

初版电路太过复杂，存在以下问题：

1. 电路搭建方面：

若全部采用基本逻辑门，电路会异常复杂，实际操作汇总容易出错。
面包板资源存在限制，硬件不足。

2. 电压损失方面：

由于三极管存在饱和压降，当多个三极管串联时，输入电压可能会低于临界值。

3.2.2 优化思路

1. 尝试优化逻辑门电路，减少三极管的使用。
2. 尝试化简逻辑表达式。

3.2 优化方案

3.2.1 优化与门

把两个输入端分别接入三极管的基极和集电极，便可用一个三极管实现效果。




图 6 优化与门电路

3.2.2 设计或非门

把两个输入端同时接在三极管的基极，可以实现或非门效果，如此只要一个三极管就可以搭建出或非门。




图 7 或非门电路

3.2.3 化简逻辑表达式

经讨论，原逻辑表达式大致有三种化简方案：

【方案（1）】 $A \oplus B = AB' + A'B$

此时还想到与或非门的简化版本，故我们认为，实现 B' 、 A' 各需 1 个三极管，与门需 2 个三极管，最后或门还要 1 个三极管，共计需 8 个（均为 NPN 型）。

【方案（2）】 $A \oplus B = ((A+B)' + AB)'$

总共有一个与门、两个或门、两个非门，共计需 8 个三极管。

【方案（3）】 $A \oplus B = (A+B)(AB)'$

两个与门、一个或门共 6 个三极管，再加上一个非门，总共 7 个三极管。

这似乎是改进之前实现异或门的最少三极管方案；但即便如此，一个全加器也要用 $7+7+2=16$ 个三极管，总共实现需要至少 57 个三极管，无论是电路设计还是实物搭建上都充满难度。

因此我们想，能不能在与或非门上进行简化。经过大量讨论与查阅资料，我们给出了实验原理部分的改进版与门、或门，分别需 1 个、0 个三极管，在此基础上改进已有方案。

【改进方案（1）】 $A \oplus B = AB' + A'B$ 共计需 4 个 NPN。

【改进方案（2）】 $A \oplus B = ((A+B)' + AB)'$ 共计需 3 个 NPN。

【改进方案（3）】 $A \oplus B = (A+B)(AB)'$ 共计需 3 个 NPN。

可以看到改进后极大地节省了三极管个数、简化了电路。

3.3 优化后的原理图实现

3.3.1 半加器




图 8 优化半加器电路

3.3.2 全加器




图 9 优化全加器电路

3.3.3 4bit 加法器

最终，我们完成了如图所示的 4bit 加法器仿真电路搭建。




图 10 4bit 加法器仿真电路图

可以看出，整个电路清楚地分为四个板块，分别是最上方的半加器和下方的三个全加器。其中上方三个模块分别控制前三位的输出，最下方的全加器控制第四、第五位的输

出。电路整体美观，体现了模块化的设计思想。

在仿真电路的设计过程中，我们小组成员团结协作，克服了种种困难：电压经过几轮分压导致发光二极管无法亮起、逻辑门三极管各极的电阻大小选择问题、逻辑表达式优化问题等等。也有被“bug”困扰的经历：其中一个三极管始终无法导通，最后才发现是两根导线重合但并未连接上。总之，最后成功实现了仿真电路的搭建非常振奋人心。

3.4 4bit 加法器的实物搭建

根据设计出的电路原理图，在面包板上搭建如下电路图：




图 11 4bit 加法器实物图

其中，面包板分为四大块，刚好对应加法器的四位，每一大块的最上面、最下面两条线分别接电源与地；第一位为半加器，所占空间小，故输入（图中左上与右上两个开关）与输出（左上五个 LED）都放在了第一大块；在后面几级全加器中，第一个半加器放在上半段，第二个半加器与两个三极管组成的双非门放大电路放在下半段。

在搭建过程中，我们逐渐研究出了一套电路搭建规范：每一竖列中，输入放在最上面，输出放在最下面，这样便于搭建后的电路逻辑分析与错误排查；但到后期发现短杜邦线不够用，故不得不大量搭电阻桥，导致整体布局略显混乱。

另外值得一提的是，在搭建的探索过程中，我们觉得每一级的进位都用两个三极管进行放大太浪费了（测得不放大时输出电压约 2.3v，勉强可用），曾尝试每两级用一个放大，这样可以节省两个三极管；

但在实测中发现了有趣的一幕：两个次位相加的进位（如 $10+10=100$ ）可以输出正常的“1”；但由更前面的位进位产生的连环进位时（如 $11+1=100$ ）则“1”亮起的非常微弱（如下图），甚至有时直接不亮，即使把或门的两个电阻由 10k 改为 1k 也不能解决。猜测这与我们先前没有选用“无损”的与门、或门有关，但为了节省整体三极管的个数，这也是不得已的举措。




图 12 加法器输出亮度低

故秉持严谨的原则，我们还是给每一位的进位都加上了放大；另外实际搭建时发现输出的 LED 不需要接三极管放大就能正常发光，故输出的三极管可以略去。
最终使用 27 个三极管完成搭建。

4 结果和分析

4.1 仿真电路测试结果

4.1.1 半加器测试结果




图 13 半加器测试电路 1




图 14 半加器测试电路 2




图 15 半加器测试电路 3

4.1.2 全加器测试结果




图 16 全加器测试电路 1




图 17 全加器测试电路 2

4.1.3 4bit 加法器测试结果

原仿真电路中发光二极管上电压比亮起下限略低 0.1V，所以测试时为每个发光二极管添加了一个三极管用来放大电压（实际电路搭建中并不需要），以下是测试情况：




图 18 $0001+0001=00010$




图 19 $0011+0001=00100$




图 20 $0011+0011=00110$




图 21 $0111+0011=01010$




图 22 $1000+1000=10000$




图 23 $1111+0001=10000$




图 24 1111+1111=11110

4.2 实物电路测试结果

以下用图片记录了一些加法器的工作情况：




图 25 $0001+0001=00010$




图 26 $0011+0001=00100$




图 27 $0011+0011=00110$




图 28 $0111+0011=01010$




图 29 $1000+1000=10000$




图 30 $1111+0001=10000$




图 31 $1111+1111=11110$

可见该 4bit 加法器可较好地完成 4 位二进制数运算的作用。

5 结论

本次课程设计中，我们使用了 27 个三极管来完成 4 位加法器的搭建，这个数字远少于最初预计的 57 个三极管，这得益于我们在与或非门上的改进设计。我们的改进方案不仅减少了三极管的使用，也简化了电路，使得搭建和调试更为高效。

在对电路进行稳定性测试时，我们发现如果不对进位进行放大，输出电压约为 2.3V，这导致 LED 显示非常微弱，有时甚至不亮。为了解决这个问题，我们为每一位的进位都加上了放大电路，确保了电路的稳定输出。接着，我们对 4 位加法器进行了全面的功能性测试，包括简单的加法操作（如 $1+1=10$ ）和更复杂的加法操作（如 $1111+1111=11110$ ）。测试结果表明，我们的 4 位加法器能够准确地完成 4 位二进制数的加法运算。

综上所述，我们的 4 位加法器在设计和实现上都是成功的。它不仅能够准确地完成 4 位二进制数的加法运算，而且在电路设计上也体现了创新和效率。这次课程设计的经验对我们来说是宝贵的，它不仅加深了我们对数字电路设计的理解，也提高了我们的实践技能和问题解决能力。我们建议在未来的设计中，可以进一步探索更高效的电路设计方法，以减少元件的使用并提高电路的性能。