# Veryl

SystemVerilogに代わる新しいハードウェア記述言語

初田 直也 PEZY Computing, K.K.

# Veryl

### オープンソースソフトウェアとして開発中の新しいHDL

- 。SystemVerilogとRustをベースにした独自構文
- ・可読性の高いSystemVerilogにコンパイル

```
/// Counter
module Counter #(
    param WIDTH: u32 = 1,
)(
    i_clk: input clock
    i_rst: input reset
    o_cnt: output logic<WIDTH>,
){
    var r_cnt: logic<WIDTH>;

    always_ff {
        if_reset {
            r_cnt = 0;
        } else {
            r_cnt += 1;
        }
    }
}
```



```
// Counter
                                     SystemVerilog
module Counter #(
    parameter WIDTH = 1
                            i_clk ,
    input logic
    input logic
                             i rst n,
    output logic [WIDTH-1:0] o cnt
    logic [WIDTH-1:0] r_cnt;
    always ff @ (posedge i clk, negedge i rst n) begin
        if (!i rst n) begin
            r cnt \ll 0;
        end else begin
            r_cnt \le r cnt + 1;
        end
    end
endmodule
```

### 目次

### 開発の動機

- 。SystemVerilogの課題
- 。既存のAlt-HDLの課題

Veryl: System Verilogに代わる新しいHDL

- ・コンセプト
- 。主な機能と利点

Verylの開発と利用状況

- 。プロジェクト概況
- 活用事例

まとめ

### 目次

### 開発の動機

- 。SystemVerilogの課題
- 。既存のAlt-HDLの課題

Veryl: System Verilogに代わる新しいHDL

- ・コンセプト
- 。主な機能と利点

VeryIの開発と利用状況

- ・プロジェクト概況
- 。活用事例

まとめ

冗長で間違いやすい構文

- ・Verilog由来の古い構文
- 。合成不能記述が容易に混入する

### 冗長で間違いやすい構文

- ・Verilog由来の古い構文
- 。合成不能記述が容易に混入する
- コンパイル時チェックが限定的
- チェックの有無や種類はツール依存
- 。高度なチェック(例:CDC)には高価な専用ツールが必要

#### 冗長で間違いやすい構文

- ・Verilog由来の古い構文
- 。合成不能記述が容易に混入する
- コンパイル時チェックが限定的
- チェックの有無や種類はツール依存
- 高度なチェック(例:CDC)には高価な専用ツールが必要

生産性を高めるツールの不足

・フォーマッタ、リアルタイム診断、依存関係管理

#### 冗長で間違いやすい構文

- ・Verilog由来の古い構文
- 合成不能記述が容易に混入する
- コンパイル時チェックが限定的
- チェックの有無や種類はツール依存
- 高度なチェック(例:CDC)には高価な専用ツールが必要

生産性を高めるツールの不足

・フォーマッタ、リアルタイム診断、依存関係管理



既存のAlt-HDL (Chiselなど) はどうか?

構文がHDLに適していない

- ベースとなる言語の構文を引き継ぐ(例:Chiselの場合はScala)
- ・HDL特有の構文は導入できない

### 構文がHDLに適していない

- ・ベースとなる言語の構文を引き継ぐ(例:Chiselの場合はScala)
- ・HDL特有の構文は導入できない

Verilogと言語構造が大きく異なる

- ・小さなコードから大量のVerilogが生成
- 。生成されたVerilogの可読性が低い

### 構文がHDLに適していない

- ・ベースとなる言語の構文を引き継ぐ(例:Chiselの場合はScala)
- ・HDL特有の構文は導入できない

Verilogと言語構造が大きく異なる

- ・小さなコードから大量のVerilogが生成
- 生成されたVerilogの可読性が低い

Verilog(≠SystemVerilog)が生成される

。既存のSystemVerilogとの統合が困難

### 構文がHDLに適していない

- ・ベースとなる言語の構文を引き継ぐ(例:Chiselの場合はScala)
- ・HDL特有の構文は導入できない

Verilogと言語構造が大きく異なる

- ・小さなコードから大量のVerilogが生成
- ・生成されたVerilogの可読性が低い

Verilog(≠SystemVerilog)が生成される

。既存のSystemVerilogとの統合が困難



これらの課題を解決する新しいHDLが必要 → Veryl

### 目次

### 開発の動機

- 。SystemVerilogの課題
- 。既存のAlt-HDLの課題

Veryl: System Verilogに代わる新しいHDL

- ・コンセプト
- 。主な機能と利点

VeryIの開発と利用状況

- ・プロジェクト概況
- 。活用事例

まとめ

# Verylのコンセプト

合成可能なHDLに最適化された構文

• 生産性と信頼性を高める言語デザイン

可読性の高いSystemVerilogを生成

SystemVerilogとの高い相互運用性

言語に統合されたツール群

。エディタやCIとの連携

# Verylのコンセプト

合成可能なHDLに最適化された構文 ・生産性と信頼性を高める言語デザイン

可読性の高いSystemVerilogを生成。SystemVerilogとの高い相互運用性

言語に統合されたツール群
・エディタやCIとの連携

# 基本的な構文

### SystemVerilogとVerylの比較

```
// Counter
                                     SystemVerilog
module Counter #(
   parameter WIDTH = 1
    input logic
                             iclk,
   input logic
                            i rst n,
   output logic [WIDTH-1:0] o_cnt
    logic [WIDTH-1:0] r cnt;
   always ff @ (posedge i clk or negedge i rst n) begin
        if (!i rst n) begin
           r cnt \ll 0;
        end else begin
           r_cnt \ll r_cnt + 1;
       end
   end
   always comb begin
       o cnt = r cnt;
   end
endmodule
```

```
コメント
/// Counter
                            Veryl
module Counter #(
   param WIDTH: u32 =
                                          末尾カンマ
   i_clk: input clock
   i_rst: input reset
   o cnt: output logic<WIDTH>,
   var r cnt: logic<WIDTH>;
                                       SystemVerilogで多用される
                                       記法の簡素化
   always ff {
      if reset {
          r cnt = 0;
      } else {
                                         ビット幅記法
          r cnt += 1
                                       複合代入演算子
   always comb {
      o cnt = r cnt;
```

現代的なプログラミング言語

### クロックとリセット


専用のクロック・リセット型

単一クロックの場合、センシティビティリストを省略可

```
Veryl
module Counter #(
   param WIDTH: u32 = 1,
                                          クロック型
                                          リセット型
   i clk: input clock
  i rst: input reset J
   o cnt: output logic < WIDTH>,
                                     クロックとリセット
   always ff {
                                          の自動推定
      if reset {
         o cnt = 0;
     } else {
                                        リセット条件の
        o cnt += 1;
                                           専用記法
```

### クロックとリセット

- コンパイル時に極性と同期性を指定可能
- ・センシティビティリストとリセット条件の自動調整
- 。単一のVerylコードからASIC向けとFPGA向けのコンパイル



### クロックとリセット

#### クロックドメインアノテーション

- 複数クロックモジュールではアノテーションが必須
- ・意図しないクロックドメインクロッシングをエラーとして検出

```
アノテーション
                        Veryl
module ModuleA (
                                      ドメイン 'a に
   i_clk_a: input 'a clock,"
                                      所属する信号
   i dat a: input 'a logic,
  o dat a: output 'a logic,
                                      ドメイン 'b に
   i_clk_b: input 'b clock,"
  o_dat_b: output 'b logic,
                                      所属する信号
  always ff (i clk a) {
     o dat a = i dat a;
                                    同一ドメインの代入は
                                          問題なし
  unsafe (cdc) {
     assign o_dat b = i dat a;
                                   ドメインを跨ぐ代入には
                                   unsafe ブロックが必要
```

### インターフェース

### 冗長な記法を簡素化

・modportのデフォルトメンバー指定

```
interface InterfaceA;
  modport master (
      input accept ,
      output command,
      output data
);
  modport slave (
      output accept ,
      input command,
      input data
);
  modport monitor (
      input accept ,
      input command,
      input data
);
endinterface
```



```
interface InterfaceA {
    modport master {
        accept : input ,
        command: output,
        data : output,
    }
    modport slave {
        ...converse(master)
    }
    modport monitor {
        ...input
    }
}
```

他のmodportの 反転

全てinput

### インターフェース

### 冗長な記法を簡素化

・インターフェース接続演算子

```
InterfaceA a();
InterfaceA b();

always_comb begin
    a. command = b. command;
    a. data = b. data;
    b. accept = a. accept;
end

SystemVerilog

inst a: InterfaceA;


inst b: InterfaceA;

always_comb {
    a. master <> b. slave;
}
```

modportに基づく 代入方向の推定

# ジェネリクス

型パラメータによりコード重複を防ぐ



# Verylのコンセプト

合成可能なHDLに最適化された構文

・生産性と信頼性を高める言語デザイン

可読性の高いSystemVerilogを生成

SystemVerilogとの高い相互運用性


言語に統合されたツール群
・エディタやCIとの連携

# 可読性の高いSystemVerilogを生成

### SystemVerilogとの高い相互運用性

- SystemVerilogのユーザ定義型と完全互換
  - module, interface, package, struct, enum
  - 。波形ビューアでstructやinterfaceを使用可能


既存のSystemVerilogプロジェクトへ徐々にVerylを導入できる



# 可読性の高いSystemVerilogを生成

### VerylとSystemVerilogの対応付けが容易

- ・生成コードを微調整できる
- 。タイミング改善やpre/post-mask ECOフローの適用可



# Verylのコンセプト

合成可能なHDLに最適化された構文 ・生産性と信頼性を高める言語デザイン

可読性の高いSystemVerilogを生成。SystemVerilogとの高い相互運用性

言語に統合されたツール群 ・エディタやCIとの連携

### リアルタイム診断

- ・標準的なLanguage Server Protocolを用いたエディタ統合
- 全てのチェックがリアルタイムに反映される

#### Visual Studio Code

#### Vim

```
module Test {
W let a: logic = b + 1;
Diagnostics:
1. Semantic Error: b is undefined [undefined_identifier]
2. Semantic Warning: a is unused [unused_variable]
```

Visual Studio Codeは、米国Microsoft Corporationの 米国およびその他の国における登録商標または商標です。

### リアルタイム診断

- ・標準的なLanguage Server Protocolを用いたエディタ統合
- 全てのチェックがリアルタイムに反映される

#### (動画)Visual Studio Codeでのリアルタイム診断


```
    test.veryl

    module ModuleX {
2
3
4
```

ドキュメント自動生成 。マークダウンや波形記述のサポート

```
Veryl
/// This is a sample module.
/// ```wavedrom
/// {signal: [
/// {name: 'i clk', wave: 'p.....'},
/// {name: 'i dat', wave: 'x.=x...', data: ['data']},
/// {name: 'o dat', wave: 'x...=x.', data: ['data']}.
pub module Sample #(
    /// Data Width
    param WIDTH: u32 = 1.
    i clk: input clock , /// Clock
    i dat: input logic<WIDTH>, /// Input Data
    o dat: output logic < WIDTH>, /// Output Data
```





自動フォーマッタ

クリーンで標準化されたコードレイアウト

```
module Counter #(
    param WIDTH : u32 = 1,
) (
    i_clk: input clock,
    i_rst: input reset,
    o_cnt: output logic < WIDTH >,
) {
    always_ff{
        if_reset {
            o_cnt = 0;
        } else {
            o_cnt += 1;
        }
}
```



```
module Counter #(
    param WIDTH: u32 = 1,
)(
    i_clk: input clock
    i_rst: input reset
    o_cnt: output logic<WIDTH>,
){
    always_ff {
        if_reset {
            o_cnt = 0;
        } else {
            o_cnt += 1;
        }
    }
}
```

自動フォーマッタ

クリーンで標準化されたコードレイアウト

(動画) Visual Studio Codeでのコードフォーマット


```
test.veryl
    module ModuleX

{
        var a: logic ;
        var aa: logic ;

        var aaa: logic<10>;
}
```

### ソースマップ

- 。SystemVerilogからVeryIの位置情報を追跡可能
- ・主要なEDAツールのログにVeryl上の位置を追記できる



Synopsys, VCS, Design CompilerはSynopsys, Inc.の登録商標または商標です。 AMD, VivadoはAdvanced Micro Devices, Inc.の商標(または登録商標)です。

### そのほかの機能

- ・標準ライブラリ
- ・組み込みの単体テスト
- 。依存関係マネージャ
- 。ツールチェーンマネージャー
- 。公式のGitHub Action / Dockerイメージ

### 目次

### 開発の動機

- 。SystemVerilogの課題
- 。既存のAlt-HDLの課題

Veryl: System Verilogに代わる新しいHDL

- ・コンセプト
- 。主な機能と利点

Verylの開発と利用状況

- 。プロジェクト概況
- 活用事例

まとめ

#### GitHub


• 作成日 : 2022/12

・コミット : 3330

• リリース : 54

。プルリクエスト : 3 Open, 1258 Closed

• 貢献者 : 16




#### リソース

。公式サイト : <a href="https://veryl-lang.org">https://veryl-lang.org</a>


。言語リファレンス(日本語版) : <a href="https://doc.veryl-lang.org/book/ja/">https://doc.veryl-lang.org/book/ja/</a>

。プレイグラウンド : <a href="https://doc.veryl-lang.org/playground/">https://doc.veryl-lang.org/playground/</a>

#### GitHubスター (2022/12~)



#### GitHub上のプロジェクト (2024/03~)



### Verylをサポートするプロジェクト

- RgGen:制御レジスタ生成ツール
  - https://github.com/rggen/rggen
  - 。 Verylのコード生成をサポート
- 。GitLab:Gitリポジトリホスティング
  - https://gitlab.com/
  - 。 Verylの構文ハイライトサポート

#### 今後のサポート見込み

- GitHub
  - 。GitHub上のファイル数2000以上で構文ハイライト対応
- Qiita
  - 。 構文ハイライトライブラリへのマージ待ち

### 対外発表

- · 2024/8/29
- · 2025/6/8
- · 2025/6/13
- · 2025/6/21
- · 2025/10/7

- : DVCon Japan 2024
- : VLSI Symposium 2025 Workshop
- : Satellite Open Source Silicon Workshop
- : OSCAR Workshop co-located with ISCA 2025
- : Design Solution Forum 2025

### 活用事例

### PEZY Computing

- 。HPC/AIアクセラレータPEZY-SCxシリーズの開発
  - 。2026年にPEZY-SC4sをリリース予定
- 。PEZY-SC5の開発にVerylを投入済み
  - 。5万行のVerylと600万行のSystemVerilogの組み合わせ
  - 。今後も新規実装部分を中心にVerylを増やしていく予定

PEZY-SC3




# 活用事例

#### bluecore

- ・Linuxブート可能なオープンソースのRISC-V実装
  - https://github.com/nananapo/bluecore
  - 4千行のVerylコード
- ・書籍「Verylで作るCPU」を技術書典にて頒布
  - 。Web版もあり:<u>https://cpu.kanataso.net</u>

#### rice

- オープンソースのRISC-V実装
  - https://github.com/taichi-ishitani/rice
  - 5千行のVerylコード、RgGenによるCSR自動生成
- VerylとUVMテストベンチの統合事例



# 活用事例

ルレオ工科大学 (スウェーデン)

- 。MIPS32のCPUを実装する実習コース
- 。発展課題としてVerylを選択可能

# 目次

### 開発の動機

- 。SystemVerilogの課題
- 。既存のAlt-HDLの課題

Veryl: System Verilogに代わる新しいHDL

- ・コンセプト
- 。主な機能と利点

VeryIの開発と利用状況

- 。プロジェクト概況
- 。活用事例

まとめ

### まとめ

Veryl: System Verilogに代わる新しいHDL

- 。合成可能なHDLに最適化された構文
- 。可読性の高いSystemVerilogの生成
- 言語に統合されたツール群

検討中の新機能

- 。ネイティブシミュレータ
- 。SDCサポート