Міністерство освіти і науки України

Національний університет "Львівська політехніка"

Кафедра ЕОМ



Звіт

3 лабораторної роботи №1

3 дисципліни: «Моделювання комп'ютерних систем»

На тему: «Інсталяція та ознайомлення з середовищем розробки Xilinx ISE. Ознайомлення зі стендом Elbert V2 – Spartan 3A FPGA»

Варіант 6

Виконав: ст. гр. КІ-201

Вітик С.А.

Прийняв:

Козак Н.Б.

Мета роботи:

Інсталювати та ознайомитися з середовищем розробки Xilinx ISE. Ознайомитися зі стендом Elbert V2 – Spartan 3A FPGA.

Етапи роботи:

- 1. Інсталяція Xilinx ISE та додавання ліцензії. Побудова дешифратора (згідно варіанту) за допомогою ISE WebPACKTM
- 2. Schematic Capture та моделювання його роботи за допомогою симулятора ISim.
- 3. Генерування Bit файала та тестування за допомогою стенда Elbert V2 Spartan 3A FPGA.

Варіант виконання роботи:

Мій номер в списку -6. Нижче наведена таблиця вхідних та вихідних сигналів для мого варіанту.

Вхідні та вихідні

in 3 in 2 in 1 in 0 out 0 out 1 out 2 out 3 out 4 out 5

Табл.1.1. сигнали.

Мінімізація формул вихідних сигналів:

Map

Map Layout


Groups

(0,1)	A.B.C
(1,5)	A.C.D
(10,11)	A.B.C
(12)	A.B.C.D

$$y = A'B'C' + A'C'D + AB'C + ABC'D'$$

Рис. 1.1. Мінімізація ОИТ_0.

 $OUT_0 = /IN_3 * /IN_2 * /IN_1 + /IN_3 * /IN_1 * IN_0 + IN_3 * /IN_2 * IN_1 + IN_3 * IN_2 * /IN_0 * /IN_1;$



Puc. 1.2. Мінімізація ОUT_1.

$$OUT_1 = IN_2 * IN_3;$$

Рис. 1.3. Мінімізація ОUT_2.

$$OUT_2 = IN_0 * IN_1 * IN_2 * IN_3;$$

Map

Map Layout

Groups

(0)	A.B.C.D
(11)	A.B.C.D
(13)	A.B.C.D

$$y = A'B'C'D' + AB'CD + ABC'D$$

Рис. 1.4. Мінімізація OUT_3.

$$OUT_3 = /IN_0 * /IN_1 * /IN_2 * /IN_3 + IN_0 * IN_1 * /IN_2 * IN_3 + IN_0 * /IN_1 * IN_2 * IN_3;$$

Map

Map Layout

Groups

(11,15)	A.C.D
(13,15)	A.B.D
(14,15)	A.B.C
(2)	A.B.C.D

$$y = ACD + ABD + ABC + A'B'CD'$$

Рис. 1.5. Мінімізація OUT_4.

$$OUT_4 = IN_0 * IN_1 * IN_3 + IN_0 * IN_2 * IN_3 + IN_1 * IN_2 * IN_3 + IN_0 * IN_1 * /IN_2 * /IN_3;$$

Map $\overline{\text{C.D}}$ $\overline{\text{C.D}}$ $\overline{\text{C.D}}$ $\overline{\text{C.D}}$ A.B 1 1 1 1 A.B 1 1 1 1 A.B 0 0 0 0 $A.\overline{B}$ 0 0 0 0 Map Layout $\overline{\text{C.D}}$ $\overline{\text{C.D}}$ $\overline{\text{C.D}}$ $\overline{\text{C.D}}$ $\overline{A}.\overline{B}$ 0 1 3 2 A.B 4 5 7 6 A.B 12 13 15 14 A.B 8 9 11 10 Groups (0,1,2,3,4,5,6,7) A

Puc. 1.6. Мінімізація ОUT_5.

$$OUT_5 = /IN_3;$$

y = A'

Виконання роботи:




Рис 1.7. Схема.

Рис 1.8. Файл з призначенням фізичних входів та виходів для сигналів.




Рис 1.9. Повна симуляція роботи схеми в ISim.

Порівняння сигналів:














in 3

in 2

in 1

in 0

out 0

out 1


out 2

out 3

out 4

out 5





Puc 1.10.1 – 1.10.16. Порівняння сигналів з Табл.1.1 та симуляції ІЅіт.

Висновок:

В ході виконання цієї лабораторної роботи я ознайомився з середовищем розробки Xilinx ISE. В цьому середовищі я розробив схему, згідно з таблицею істинності для мого варіанту. Я протестував усі можливі комбінації вхідних сигналів в ISim та порівняв вихідні сигнали з таблицею істиності. Також я ознайомився зі стендом Elbert V2 – Spartan 3A FPGA.