

## Stage M2 Master Informatique

### « Vérification formelle du logiciel HILECOP »

D. Andreu et D. Delahaye

#### Sujet :

L'équipe INRIA CAMIN (Control of Artificial Movement & Intuitive Neuroprosthesis) ainsi que la startup NEURINNOV qui conçoit et réalise des dispositifs médicaux implantables actifs innovants, utilisent le logiciel HILECOP afin de modéliser des systèmes numériques complexes (des neurostimulateurs en l'occurrence), puis de les traduire automatiquement en VHDL pour les implémenter sur FPGA (circuits intégrés reprogrammables) [2].

Le logiciel permet une modélisation à l'aide de composants. Le comportement de chaque composant est décrit de manière formelle par un réseau de Petri [1]. Le réseau de Petri est ensuite analysé, puis une transformation est appliquée permettant de générer un code VHDL correspondant au système décrit par l'utilisateur.

Actuellement, les transformations du réseau de Petri vers VHDL fonctionnent (des tests permettent de les valider) mais n'ont pas été formalisées.

Le but de ce stage est de certifier HILECOP en amenant une preuve formelle d'équivalence sémantique entre le réseau de Petri et sa traduction en VHDL. Cette preuve formelle sera mécanisée et réalisée en utilisant l'outil d'aide à la preuve Coq [3].

#### Missions :

Au sein du LIRMM, le (la) candidat(e) sera co-encadré(e) par un membre de l'équipe CAMIN (pour les aspects HILECOP), un membre de l'équipe MaREL (pour les aspects preuves formelles) et l'ingénieur en charge du développement d'HILECOP (membre également de l'équipe CAMIN). Le (la) candidat(e) bénéficiera d'un apprentissage méthodologique et fonctionnel aux outils techniques et formels.

Le (la) candidat(e) participera aux étapes suivantes du stage :

1. Étude et rédaction des spécifications formelles de HILECOP ;
2. Étude et rédaction des spécifications formelles du langage VHDL ;
3. Formalisation de la traduction HILECOP vers VHDL ;
4. Preuve de préservation structurelle de la traduction HILECOP vers VHDL ;
5. Preuve mécanisée correspondante en utilisant l'outil d'aide à la preuve Coq.

Ce travail demandera d'étudier le formalisme d'HILECOP, de comprendre les concepts du VHDL, et de comprendre et mettre en œuvre une méthode de preuve formelle en utilisant l'outil Coq.

Les environnements manipulés au cours du stage seront, entre autres, HILECOP, EMF, modèle Ecore, et Coq.

## Compétences requises :

- Maîtrise d'un langage de modélisation (UML, Ecore, etc.) ;
- Une connaissance d'un outil de preuves formelles serait un plus (Coq, Atelier B, etc.).

## Profil du (de la) candidat(e) :

- Formation : Master M2 ou dernière année d'école d'ingénieur ;
- Capacité d'abstraction, logique, travail en équipe.

## Durée et rémunération du stage :

Le stage durera 5 mois (de février à juin 2017) et sera rémunéré.

## Contacts :

L'encadrement du stage sera réalisé par :

- David Andreu (UM, LIRMM, équipe CAMIN, [David.Andreu@lirmm.fr](mailto:David.Andreu@lirmm.fr)) ;
- David Delahaye (UM, LIRMM, équipe MaREL, [David.Delahaye@lirmm.fr](mailto:David.Delahaye@lirmm.fr)).

## Références :

- [1] G.W. Brams. *Réseaux de Petri : Théorie et Pratique*. Masson, 1983. ISBN 2-903607-12-5.
- [2] H. Leroux, D. Andreu, K. Godary-Dejean. *Petri Nets Based Digital Architecture: From Formalism to Implementation on FPGAs*. IEEE Transactions on Industrial Informatics, Vol. 11, N. 4, 2015.
- [3] The Coq Development Team. *Coq, version 8.6.1*. Inria, Jul. 2017. <http://coq.inria.fr/>.