

AI Agent Empowered IC Design

超越 EDA 工具的新世代設計典範

挑戰分析、待辦事項與執行藍圖

2026 年 4 月

1. 執行摘要.....	3
2. 典範轉移：從 AI4EDA 到 AI-Native Design	4
2.1 產業現狀與趨勢	4
2.2 三種典範對比	4
2.3 我們的定位：AI Agent 主導的設計流程	4
2.4 待辦事項	4
3. Circuit Foundation Model (CFM) 建立	6
3.1 為什麼需要 CFM.....	6
3.2 CFM 能取代什麼.....	6
3.3 待辦事項	6
4. AI Agent 的設計推理能力.....	8
4.1 從「工具操作」到「設計決策」	8
4.2 當前技術瓶頸	8
4.3 Synopsys.ai 與 Cadence 的啟示.....	8
4.4 待辦事項	8
5. 設計資料與訓練數據	9
5.1 數據稀缺的惡性循環	9
5.2 待辦事項	9
6. 驗證與正確性保證	10
6.1 取代 EDA 後驗證更加重要.....	10
6.2 當前挑戰	10
6.3 待辦事項	10
7. ECO Friendly Design (工程變更友善設計)	11
7.1 ECO 在 AI-Native 流程中的角色	11
7.2 AI Agent 在 ECO 中的挑戰.....	11
7.3 待辦事項	11
8. 安全性、IP 保護與基礎設施.....	12
8.1 取代 EDA 後的新安全考量.....	12
8.2 基礎設施需求	12
8.3 待辦事項	12
9. 人機協作與組織變革	13
9.1 設計師角色的轉變.....	13
9.2 待辦事項	13
10. 待辦事項總表	14
10.1 高優先級 (16 項)	14
10.2 中優先級 (10 項)	15
10.3 低優先級 (2 項)	15

11. 參考資料.....	16
---------------	----

1. 執行摘要

當前產業對 AI 在 IC 設計中的角色定位正在發生根本性轉變。Synopsys 的 Synopsys.ai 平台、Cadence 與工研院合作的 3D-IC 智慧設計平台、Google DeepMind 的 AlphaChip，以及學術界提出的 Circuit Foundation Model (CFM) 與 AI-Native EDA 典範，都指向同一個方向：AI 不僅是 EDA 工具的「插件」，而是要成為設計流程的「核心引擎」。

本報告採取更激進的立場：不是思考如何將 AI Agent 「嵌入」現有 EDA 工具鏈，而是規劃一個以 AI Agent 為主體的全新設計流程，在需要時才呼叫傳統 EDA 工具作為「執行引擎」，最終目標是逐步取代它們。

本報告彙整九大領域的挑戰與待辦事項：

- 典範轉移：從 AI4EDA 到 AI-Native Design
- Circuit Foundation Model (CFM) 建立
- AI Agent 的設計推理能力
- 取代傳統 EDA 演算法的 AI 方案
- 設計資料與訓練數據
- 驗證與正確性保證
- ECO Friendly Design (工程變更友善設計)
- 安全性、IP 保護與基礎設施
- 人機協作與組織變革

2. 典範轉移：從 AI4EDA 到 AI-Native Design

2.1 產業現狀與趨勢

當前產業主流仍是「AI4EDA」模式：將 AI 作為現有 EDA 工具的加速器。Synopsys.ai 平台包含 DSO.ai、VSO.ai、TSO.ai、ASO.ai 等工具，但本質上仍是在現有 EDA 流程上的「優化」。Cadence 與工研院合作的 3D-IC 平台則已開始探索「Generative IC Design」與自然語言介面的可能性。

然而，學術界已提出更激進的願景：「AI-Native EDA」——將 AI 放在設計流程的核心，而非邊緣。這不是漸進式的工具改良，而是設計方法論的根本變革。

2.2 三種典範對比

面向	傳統 EDA	AI4EDA（當前主流）	AI-Native Design（目標）
設計核心	確定性演算法	AI 輔助的確定性演算法	Circuit Foundation Model + Agent
人類角色	執行者（操作工具）	監督者（審查 AI 結果）	架構師（定義約束與目標）
設計探索	人工迭代	自動搜尋最佳化空間	生成式探索 + RL 自我進化
知識載體	工具參數 + 人腦	ML 模型 + EDA 工具	CFM 統一表征 + 跨階段學習
EDA 工具角色	必要條件	必要條件（AI 加速）	可被取代的執行引擎
代表案例	Cadence Innovus, Synopsys DC	Synopsys DSO.ai, Cadence Cerebrus	AlphaChip, DREAMPlace, AlphaSyn

2.3 我們的定位：AI Agent 主導的設計流程

我們規劃的方向是第三欄：AI-Native Design。AI Agent 不再是 EDA 工具的「操作員」，而是設計流程的「決策者」。傳統 EDA 工具退化為 Agent 可呼叫的執行引擎，最終目標是以 AI 原生的演算法逐步取代它們。

- Phase 1：Agent 透過 MCP/API 編排現有 EDA 工具（短期）
- Phase 2：AI 原生演算法取代部分 EDA 功能（中期）
- Phase 3：端到端 AI-Native 設計流程，傳統 EDA 僅作為 fallback（長期）

2.4 待辦事項

編號	任務	優先級	說明
T-1	定義 AI-Native IC Design 流程架構	高	明確各階段哪些由 AI 執行、哪些仍需 EDA 工具

T-2	建立 Phase 1 MCP/API 封裝層	高	將開源 EDA 工具封裝為 Agent 可呼叫的 MCP Server
T-3	繪製各階段 AI 取代路線圖	高	評估每個 EDA 功能被 AI 取代的可行性與時程

3. Circuit Foundation Model (CFM) 建立

3.1 為什麼需要 CFM

CFM 是 AI-Native Design 的核心基礎。傳統 LLM 懂自然語言和程式碼，但不懂電路。CFM 是專為電路設計的基礎模型，能同時理解 RTL、netlist、實體佈局等多種模態，形成從高階功能規格到詳細實體佈局的統一敘事。

根據 arXiv 論文《A Survey of Circuit Foundation Model》，CFM 分為兩大類：

- Encoder-based：專注電路表征學習，用於預測性任務（如 PPA 預估、缺陷偵測）
- Decoder-based：運用 LLM 進行生成性任務（如 RTL 生成、netlist 優化）

3.2 CFM 能取代什麼

透過 CFM，以下傳統 EDA 功能已有 AI 原生的替代方案：

傳統 EDA 功能	AI 原生替代	技術基礎	成熟度
合成最佳化 (Design Compiler)	AlphaSyn	Monte Carlo Tree Search + 領域學習	研究階段
Placement (Innovus/ICC2)	AlphaChip / DREAMPlace	RL + GPU 加速神經網路	已量產 (Google TPU)
邏輯合成 (Yosys/DC)	RL-based Logic Optimization	強化學習取代規則式優化	研究階段
SAT Sweeping 優先排序	DeepGate2	學習式 gate correlation 預測	研究階段
Timing 分析 (PrimeTime)	ML Surrogate Model	神經網路訓練的時序預測器	早期探索
功耗分析	GNN-based Estimator	圖神經網路在 netlist 上預測功耗	早期探索
DRC 檢查	CNN-based DRC Predictor	卷積神經網路在 layout 上預測違規	研究階段

3.3 待辦事項

編號	任務	優先級	說明
T-4	建立 CFM 預訓練框架	高	收集開源 netlist/GDS 進行自監督式預訓練
T-5	定義多模態電路表征格式	高	統一 RTL/netlist/layout/timing 的輸入表征
T-6	實作 DREAMPlace 等 AI Placement 引	高	GPU 加速的神經網路 placement，取代傳

	擎		統 placer
T-7	評估 AlphaSyn 取代傳統合成的可行性	中	在 SKY130 上 benchmark RL-based 合成 vs Yosys
T-8	建立 ML Surrogate Timing Model	中	訓練神經網路取代 STA 工具的早期評估

4. AI Agent 的設計推理能力

4.1 從「工具操作」到「設計決策」

要取代 EDA 工具，AI Agent 不僅要能「執行」設計任務，更要能「推理」設計決策。根據《The Dawn of Agentic EDA》論文提出的認知堆疊框架，Agent 需具備三層能力：

- Perception（感知）：對齊多模態設計資料的語義理解
- Cognition（認知）：在嚴格物理約束下規劃設計策略
- Action（行動）：確定性地執行設計操作（生成 RTL、修改 netlist、調整 layout）

4.2 當前技術瓶頸

- LLM 生成的 Verilog 語法錯誤率高，尤其在複雜電路（計數器、FSM）
- 商業 LLM 產生的 assertion 有 63% 的語意錯誤率，難以用於 formal verification
- 設計規格通常為曖昧自然語言，LLM 難以轉換為精確的形式化規格
- 開源模型（Llama3）在 EDA 任務上顯著落後於閉源模型（GPT-4）
- 現代 SoC 包含數十億節點，傳統 GNN 在此規模下會遇到記憶體瓶頸

4.3 Synopsys.ai 與 Cadence 的啟示

Synopsys 的策略是將 AI 嵌入現有 EDA 工具（如 Fusion Compiler、PrimeTime、VCS），並推出 GenAI 作為 24/7 Expert Copilot。Cadence 則走得更前，提出「Generative IC Design Automation」的概念，以自然語言介面探索習片架構。對我們而言，這兩者都仍被 EDA 工具所束縛——我們要做的是超越它們。

4.4 待辦事項

編號	任務	優先級	說明
T-9	建立 EDA 專用 LLM 微調流程	高	基於 ChatEDA 的 QLoRA 經驗，訓練領域專用模型
T-10	開發 Verilog/VHDL 自動語法檢查與修正模組	高	Agent 產出後立即自動驗證與修復
T-11	建立認知堆疊框架原型	高	實作 Perception-Cognition-Action 三層架構
T-12	評估開源 vs 閉源 LLM 在設計任務的效能	中	比較 GPT-4、Llama、Mistral 在合成/驗證任務的表現

5. 設計資料與訓練數據

5.1 數據稀缺的惡性循環

要建立 CFM 和訓練 AI 取代 EDA 的演算法，需要大量高品質的設計資料。但與軟體開發不同，IC 設計面臨嚴重的數據不足：

- 工業級設計資料（RTL、netlist、GDSII）高度保密，無法用於訓練
- 開源 PDK（SKY130）僅 130nm，與 7nm/5nm/3nm 先進製程差距極大
- 這正是我們不能只依賴現有 EDA 工具的原因：AI 需要從資料中學習，而資料被鎖在 EDA vendor 生態系內

5.2 待辦事項

編號	任務	優先級	說明
T-13	建立開源 IC 設計資料集	高	彙整 SKY130/GF180 設計範例與 benchmark
T-14	建立多模態資料前處理 pipeline	高	統一轉換 RTL/netlist/GDS/timing 為 CFM 可理解格式
T-15	探索 Federated Learning 方案	中	多組織協作訓練而不分享原始設計資料
T-16	建立合成數據生成框架	低	自動產生多樣化設計範例用於訓練

6. 驗證與正確性保證

6.1 取代 EDA 後驗證更加重要

IC 設計流片後無法修改。當我們用 AI 取代經過數十年驗證的 EDA 演算法時，驗證的重要性只會更高。不僅要驗證設計本身，還要驗證 AI 的決策是否可信。

6.2 當前挑戰

- LLM 生成的 testbench 覆蓋率不足
- Formal Verification 需要專業知識，LLM 難以自主撰寫有效的 assertion
- 缺乏 PPA 的標準化 benchmark 來比較 AI vs 傳統 EDA 的品質
- ECO 流程的正確性驗證特別困難，因僅能修改局部邏輯

6.3 待辦事項

編號	任務	優先級	說明
T-17	建立 AI vs EDA PPA 對比 Benchmark	高	定義標準化指標評估 AI 產出設計品質
T-18	建立自動化 DRC/LVS 檢查流程	高	Agent 產出設計後自動執行並解析結果
T-19	整合 Formal Verification	高	SymbiYosys 等開源 FV 工具整合至 Agent 流程
T-20	開發 AI 決策可解釋性機制	中	讓 Agent 能解釋為什麼做出特定設計決策
T-21	開發自動 testbench 生成模組	中	結合 LLM 與 coverage-driven 策略

7. ECO Friendly Design（工程變更友善設計）

7.1 ECO 在 AI-Native 流程中的角色

ECO（Engineering Change Order）是 IC 設計後期的工程變更流程。在 AI-Native 流程中，ECO 的重要性更高：當 AI Agent 主導設計時，後期發現問題需要快速修正的頻率可能更高。Agent 必須能自主執行完整的 ECO 流程。

7.2 AI Agent 在 ECO 中的挑戰

- 最小化修改範圍：Agent 必須判斷 RTL 變更影響的最小 netlist 區域
- Spare Cell 管理：ECO 僅能使用已預留的 spare gate，Agent 需理解可用的類型與位置
- Metal-Only ECO：後期僅能修改金屬層，Agent 必須在此約束下將新邏輯對應到 spare gate
- 不能破壞原有 timing closure 和 routing congestion
- Formal Equivalence Checking：ECO 後必須驗證功能等價

7.3 待辦事項

編號	任務	優先級	說明
T-22	建立 ECO 專用 Agent 流程	高	RTL diff 分析 + 最小化重新合成 + spare cell mapping
T-23	開發 Spare Cell 感知模組	高	Agent 識別可用 spare gate 的類型、位置與數量
T-24	整合 Formal Equivalence Checking	高	ECO 後自動執行等價性驗證
T-25	建立 ECO 影響分析引擎	中	自動評估 ECO 對 timing/area/power 的影響
T-26	開發 Metal-Only ECO 約束檢查器	中	確保 ECO patch 符合僅修改金屬層的限制

8. 安全性、IP 保護與基礎設施

8.1 取代 EDA 後的新安全考量

當 AI Agent 成為設計流程的核心，安全風險比單純使用 EDA 工具時更高：

- 依賴外部 LLM API 服務存在 IP 洩漏風險
- Agent 可能成為隱寫載體，微妙地洩漏設計資訊
- AI 生成的設計可能被植入硬體木馬，傳統偵測方法失效
- CFM 訓練數據可能被逆向工程取得原始設計資訊

8.2 基礎設施需求

- GPU 叢集（A100/H100）用於 CFM 訓練與 LLM 推論
- CPU 叢集用於剩餘的 EDA 工具執行與驗證
- 分散式儲存（BeeGFS/Lustre）管理設計資料
- Slurm 排程系統管理 AI 訓練與設計 job

8.3 待辦事項

編號	任務	優先級	說明
T-27	建立 Local LLM + CFM 部署環境	高	本地 GPU 執行推論，避免設計資料外傳
T-28	建立存取控制與稽核機制	高	定義 Agent 可存取範圍並記錄所有操作
T-29	規劃 GPU + CPU 混合叢集架構	高	GPU 用於 AI，CPU 用於殘餘 EDA 執行
T-30	建立非同步任務管理框架	高	Agent 提交長時間 job 並非同步等待結果
T-31	開發硬體木馬偵測機制	中	針對 AI 生成設計的意圖分析偵測
T-32	整合 Slurm + Agent 排程	中	讓 Agent 自主提交和監控 HPC Job

9. 人機協作與組織變革

9.1 設計師角色的轉變

在 **AI-Native** 流程中，設計師的角色從「工具操作者」轉變為「架構師與審查者」。他們定義約束與目標、審查 AI 的決策、在關鍵節點介入。這是一個重大的組織變革，需要精心規劃。

9.2 待辦事項

編號	任務	優先級	說明
T-33	定義 Human-in-the-Loop 檢查點	高	在關鍵決策點（floorplan、signoff、ECO）設置人工審查
T-34	設計 Agent 監控介面	中	設計師即時查看 Agent 決策、進度與結果
T-35	建立設計師培訓計畫	低	培訓團隊如何擔任「架構師」角色

10. 待辦事項總表

全部 35 項待辦事項，依優先級分類：

10.1 高優先級（16 項）

編號	任務	所屬領域
T-1	定義 AI-Native IC Design 流程架構	典範轉移
T-2	建立 Phase 1 MCP/API 封裝層	典範轉移
T-3	繪製各階段 AI 取代路線圖	典範轉移
T-4	建立 CFM 預訓練框架	CFM
T-5	定義多模態電路表征格式	CFM
T-6	實作 DREAMPlace 等 AI Placement 引擎	CFM
T-9	建立 EDA 專用 LLM 微調流程	Agent 推理
T-10	開發 Verilog/VHDL 自動語法檢查與修正	Agent 推理
T-11	建立認知堆疊框架原型	Agent 推理
T-13	建立開源 IC 設計資料集	設計資料
T-14	建立多模態資料前處理 pipeline	設計資料
T-17	建立 AI vs EDA PPA 對比 Benchmark	驗證
T-18	建立自動化 DRC/LVS 檢查流程	驗證
T-19	整合 Formal Verification	驗證
T-22	建立 ECO 專用 Agent 流程	ECO
T-27	建立 Local LLM + CFM 部署環境	安全/基礎設施
T-28	建立存取控制與稽核機制	安全/基礎設施
T-29	規劃 GPU + CPU 混合叢集架構	安全/基礎設施
T-30	建立非同步任務管理框架	安全/基礎設施
T-33	定義 Human-in-the-Loop 檢查點	人機協作
T-23	開發 Spare Cell 感知模組	ECO
T-24	整合 Formal Equivalence Checking	ECO

10.2 中優先級（10 項）

編號	任務	所屬領域
T-7	評估 AlphaSyn 取代合成的可行性	CFM
T-8	建立 ML Surrogate Timing Model	CFM
T-12	評估開源 vs 閉源 LLM 在設計任務的效能	Agent 推理
T-15	探索 Federated Learning 方案	設計資料
T-20	開發 AI 決策可解釋性機制	驗證
T-21	開發自動 testbench 生成模組	驗證
T-25	建立 ECO 影響分析引擎	ECO
T-26	開發 Metal-Only ECO 約束檢查器	ECO
T-31	開發硬體木馬偵測機制	安全/基礎設施
T-32	整合 Slurm + Agent 排程	安全/基礎設施
T-34	設計 Agent 監控介面	人機協作

10.3 低優先級（2 項）

編號	任務	所屬領域
T-16	建立合成數據生成框架	設計資料
T-35	建立設計師培訓計畫	人機協作

11. 參考資料

1. Synopsys — [AI-Powered EDA](#)
2. TechNews — [Cadence 與工研院合作 3D-IC 平台](#)
3. arXiv — [The Dawn of Agentic EDA: A Survey of Autonomous Digital Chip Design](#)
4. arXiv — [The Dawn of AI-Native EDA: Opportunities and Challenges of Large Circuit Models](#)
5. arXiv — [A Survey of Circuit Foundation Model](#)
6. arXiv — [AutoEDA: Enabling EDA Flow Automation through Microservice-Based LLM Agents](#)
7. arXiv — [Revolution or Hype? Seeking the Limits of Large Models in Hardware Design](#)
8. Google DeepMind — [How AlphaChip Transformed Computer Chip Design](#)
9. NVIDIA — [Using Generative AI Models in Circuit Design](#)
10. Siemens — [Siemens launches Fuse EDA AI Agent](#)
11. Semiwiki — [EDA AI Agents Will Come in Three Waves](#)
12. SIGARCH — [AI in Chip Design: From Basic Tools to LLMs and AI Agents](#)
13. GitHub — [MCP4EDA: LLM-Powered MCP RTL-to-GDSII Automation](#)
14. GitHub — [Awesome-LLM4EDA](#)
15. Synopsys — [What is Functional ECO?](#)
16. NanDigits — [Functional Netlist ECO & GOF AI Platform](#)
17. Eletimes — [The Rise of the AgentEngineer](#)
18. Semi Engineering — [How AI Will Impact Chip Design And Designers](#)