

Vibe IC 商業模式行動分析

日期：2026-04-07 | 專案：AI-Native IC Design

1. 商業模式概述

Vibe IC 模式可以歸納為以下結構：

層次	策略	目的
開源前端	Plugins/Skills + EDA MCP 全部 open source	建立開發者生態、降低進入門檻
Open PDK 合作	與 foundries 談合作取得可公開的 PDK	讓用戶可以直接跑 flow 到 GDS
自動化 EDA MCP	減少人為 checkpoints，全流程自動化	核心技術護城河
設計服務	幫客戶完善設計（同步完善 MCP）	近期營收來源
製造接單	以量談價（集合多家需求統一流片）	中期營收來源

這個模式跟 Efabless/chipIgnite 的 shuttle 模式有相似之處，但差異化在於：AI-Native 的自動化設計能力是前端入口，而非只是一個 tapeout 平台。

2. IC 文件資料庫 — 核心需求確認

核心場景：用戶用自然語言描述想要的 IC 功能 → 系統在 Database 裡找到類似的已有 IC → 基於這些文件產生完整 Data Sheet → 作為 Vibe IC flow 的 input。

這是 RAG（Retrieval-Augmented Generation）在 IC 設計領域的核心應用。

2.1 可收集的公開資料來源

資料類型	來源	說明
Datasheets	Octopart、Datasheet Archive、DigChip	數億份元件 datasheet，可透過 API 或爬蟲取得
Application Notes	TI、NXP、ADI、Microchip 官網	各大半導體公司公開的應用文件
Specs / Standards	IEEE、JEDEC、AMBA、USB-IF	介面協議規格（部分需付費）
Open Source IC	Efabless、OpenCores、GitHub	已驗證的開源設計，含 RTL + testbench
PDK 文件	SKY130、GF180MCU、IHP SG13G2	製程規格、design rules、Liberty timing
元件資料庫	JITX Open Components DB、Antmicro	結構化元件資訊，含 footprint 與參數

2.2 專有但可洽談的資料

部分半導體公司會提供 Design Partner Program，可能可以取得更完整的設計參考資料。例如 TI Reference Designs 就有數千份可公開的參考設計。

3. 資料庫架構與整理方式

原始 PDF 丟進去毫無意義，必須做結構化的知識工程。建議採用向量資料庫 + 結構化 Metadata 的混合架構。

3.1 三層架構

層次	技術	內容
Layer 1: 結構化 Metadata	PostgreSQL / SQLite	IC 名稱、製造商、製程節點、封裝、功能分類 (taxonomy)、關鍵參數 (電壓、頻率、功耗、腳位數)、介面類型、應用領域
Layer 2: 向量嵌入	ChromaDB / Pinecone / Milvus	Datasheet 全文語義嵌入、Pin description 嵌入、Functional block diagram 描述嵌入、Timing diagram 參數嵌入
Layer 3: 原始文件	S3 / MinIO	PDF 原檔、提取後的結構化 JSON、電路圖 / Block diagram 圖片

3.2 IC 功能分類體系 (Taxonomy)

建議建立 IC 功能分類體系，涵蓋 Digital Logic (Counters、Shift Registers、Bus Interfaces 等)、Microcontrollers (8-bit、32-bit ARM、RISC-V)、Analog/Mixed-Signal (ADC/DAC、Op-Amps、LDO、PLL)、Interface ICs (UART/I2C/SPI、USB、Ethernet、CAN)、Power Management (PMIC、Battery Charger)、Memory (SRAM、Flash、EEPROM) 等主要類別。

3.3 搜尋與匹配策略

當用戶描述需求時，系統應能依序執行：① 關鍵字匹配 (從 Metadata 找出對應類別) → ② 語義搜尋 (向量相似度找最接近的 IC) → ③ 參數過濾 (電壓、介面等硬性條件) → ④ 排序輸出 (依相關性取前 N 份參考)。

4. 除了 EDA MCP 和 Database 之外的關鍵行動

4.1 Datasheet 生成引擎 (最關鍵的缺口)

目前的 flow 是從「已有 Datasheet」開始，但要服務不知道 datasheet 該長什麼樣的用戶，需要一個 Datasheet Generator skill：輸入用戶需求 + 參考 IC → 輸出完整 Datasheet (pin table、functional description、timing parameters、absolute maximum ratings、application circuit)。

4.2 PDK 覆蓋範圍擴充

PDK	節點	現況	建議行動
GF180MCU	180nm	☒ 已整合	持續維護
SKY130	130nm	☒ 已安裝	需整合到 MCP flow
IHP SG13G2	130nm BiCMOS	☒ 已安裝	需整合到 MCP flow，特別適合 RF/類比設計
TSMC / Samsung	28nm 以下	☒ 無法 open source	需洽談 design partner program，提供 NDA 版本的 MCP 整合

4.3 競爭者分析與差異化

公司	募資	定位	我們的差異
Cognichip	\$93M (含 2026/04 的 \$60M)	Physics-informed AI model, 降低設計成本 75%	他們走商業 EDA 替代路線；我們走 open source + 製造服務
ChipAgents	\$74M Series A (2026/02)	Agentic AI for debugging & verification	他們專注 verification；我們做全流程 spec-to-GDS
Siemens EDA	大企業	AI 加強既有 EDA 工具	他們是 AI4EDA；我們是 AI-Native (本質不同)

獨特定位：唯一做 open source + 全流程 AI-Native + 製造接單的一站式平台。

4.4 使用者社群與開發者生態

Open source 策略要成功，社群是關鍵。需要完整 tutorial 系列、Plugin marketplace（讓第三方貢獻 skills）、Showcase 案例展示、Discord/Forum 社群。

4.5 製造供應鏈管理

與 Efabless/chiplgnite 建立批量折扣（目前 \$14,950/project）、洽談 foundry 直接合作、建立 OSAT 封裝測試夥伴、建立 design review 流程確保 GDS 品質。

4.6 商業化法律準備

開源授權選擇（Apache 2.0 與既有 PDK 授權一致）、AI 生成設計的責任歸屬條款、NDA 管理。

5. IP 整合策略 — 另一個關鍵拼圖

5.1 為什麼需要 IP 整合

現代 SoC 通常是 70-80% 的 IP 重用 + 20-30% 的客製邏輯。根據 Research Nester 的報告，全球半導體 IP 市場在 2025 年達到約 \$79.7 億美元，預計 2030 年成長到 \$135.4 億美元（CAGR 11.1%）。其中 Soft IP（RTL 形式）佔 55.9%，是最大的 IP 類型。

對 Vibe IC 來說，IP 整合解決兩個問題：(1) 用戶不需要重新設計已存在的功能模組，可以直接嵌入現成 IP；(2) 我們自己設計的 IC 模組也能變成 IP 給別人用，開啟新的營收管道。

5.2 IP 的兩種形式與串接方式

IP 類型	提供格式	特性	串接方式
Soft IP	RTL (Verilog / VHDL)	可攜帶、跨製程、可修改	直接併入 RTL 設計 → 一起跑 synthesis → P&R; → GDS
Hard IP	GDS + LEF + Liberty (.lib)	綁定特定製程、效能可預測	GDS 直接嵌入 floorplan，LEF 定義 pin 位置，Liberty 提供 timing 給 STA

Soft IP 串接：IP 以 RTL 模組形式加入 top-level design，跟自己寫的 RTL 一起走完整 EDA flow。目前 Vibe IC 的 MCP flow (eda_synth → eda_pnr → eda_gds) 已經可以處理多模組設計。

Hard IP 串接：需要在 floorplan 階段預留位置。Hard IP 提供者交付 GDS (layout)、LEF (抽象 layout，含 pin 位置和 blockage)、Liberty .lib (timing/power model)、Verilog model (for simulation)。在 OpenROAD 的 eda_pnr 階段作為 macro 放入 floorplan，STA 用 Liberty 做 timing 分析，最終用 KLayout 做 GDS merge。

製程綁定：每個 Hard IP 的 GDS 都針對特定 PDK。GF180MCU 的 SRAM Hard IP 不能用在 SKY130 上。IP Database 需要按 PDK 分類索引。

5.3 IP 標準化規格 — IP Manifest

為讓 AI Agent 能自動搜尋和整合 IP，建議定義一套 IP Manifest 標準 (ip-manifest.yaml)，包含以下欄位：

欄位	說明	用途
name / version / type	IP 名稱、版本、類型 (soft/hard)	基本識別
description / category / keywords	功能描述、分類、關鍵字	語義搜尋 + 分類匹配
specs	時脈上限、電壓範圍、介面類型、gate count	參數過濾
files	RTL、testbench、docs (hard IP 含 GDS/LEF/Liberty)	AI Agent 自動取用所需檔案
compatible_pdk	相容製程清單 + 驗證狀態	匹配用戶選擇的 PDK
ports	完整 I/O 定義 (name, direction, width, type)	AI Agent 自動產生 top-level 接線
verification	模擬/形式/合成/流片驗證狀態	品質排序與風險提示
license	Apache / BSD / LGPL / Commercial	合規性自動檢查
dependencies	依賴的其他 IP	自動拉取相依 IP

有了這個標準，MCP 的 AI Agent 就能做到：自動搜尋 → 自動匹配 PDK → 自動產生 top-level 接線 → 自動檢查驗證狀態。

5.4 IP 來源與收集策略

來源	IP 類型	數量	授權	說明
OpenCores / FOSSi Foundation	Soft IP	數百個	LGPL/BSD/Apa che	歷史最久的開源 IP 社群，含 UART、SPI、I2C、RISC-V 等
GitHub RISC-V 生態 / CHIPS Alliance	Soft IP	50+ CPU cores	BSD / Apache	RISC-V 處理器與周邊 IP
Efabless Caravel 生態	Soft + Hard	600+ 設計	Apache	歷屆 shuttle 提交的設計
自己開發的 IC	Soft + Hard	持續增長	自訂	SN2025、SN74HC163 等模組可直接轉為 IP

5.5 IP 商業模式 — 從消費者到供應者

階段一：IP 消費者（現在） — 使用開源 IP（免費）加速設計，必要時購買商業 IP。

階段二：IP 生產者（中期） — 每個 Vibe IC 完成的設計，通用模組可提取為可重用 IP。如 SN2025 的 crc8_engine、aid_protocol 模組，經驗證和文件化後即為可授權 Soft IP。Silicon-proven 標記可提高價值。

階段三：IP Marketplace（長期）：

營收模式	說明	業界參考
授權費（License Fee）	一次性授權使用	ARM 對 CPU core 的授權模式
權利金（Royalty）	每顆晶片按比例收費	ARM 的 per-chip royalty
訂閱制	月/年費存取 IP 庫	Synopsys DesignWare 的模式
Freemium	基礎 IP 免費，進階版（silicon-proven + support）收費	開源 + 商業雙授權

根據市場報告，半導體 IP 市場由 ARM、Synopsys、Cadence 主導，但在開源 IP + AI-Native 自動整合這個交叉領域目前沒有主導者，是 Vibe IC 可以卡位的空間。

5.6 IP Database 結構需求

IP Database 需跟 IC 文件資料庫整合，但增加 IP 特有欄位：

欄位	說明	用途
IP Type	Soft / Hard / Firmware	決定串接方式
PDK Compatibility	相容的製程清單	過濾不相容的 IP
Bus Interface	APB / AXI / Wishbone / custom	自動 interconnect 生成
Verification Level	RTL-only / Sim-passed / Formal-proved / Silicon-proven	品質排序
License	Apache / BSD / LGPL / Commercial	合規性檢查
Port Map	完整 I/O 定義	AI Agent 自動接線
Dependencies	依賴的其他 IP	自動拉取相依 IP

6. 建議的優先行動排序（更新版）

優先級	行動項目	時程	理由
P0	完善 EDA MCP 自動化	進行中	核心產品能力
P0	建立 IC 文件資料庫 (Datasheet / AppNote / Spec)	4-8 週	Vibe IC 入口的關鍵
P1	開發 Datasheet Generator skill	4-6 週	自然語言 → 完整 Datasheet 的橋樑
P1	整合 SKY130 / IHP SG13G2 到 MCP flow	2-4 週	擴大 PDK 覆蓋
P1	定義 IP Manifest 標準 + 收集開源 IP	4-6 週	IP 重用是加速設計的核心，也為 IP Marketplace 打基礎
P2	建立 IC Taxonomy + 向量資料庫	4-6 週	讓 search / mapping 有效率
P2	開發 IP 自動整合 skill (搜尋、匹配、接線)	6-8 週	讓 AI Agent 能自動在 flow 中嵌入 IP
P2	社群建設 (文件、教學、forum)	持續	open source 成功的必要條件
P2	將已有設計 (SN2025 模組) IP 化	2-4 週	產出第一批自有 IP，驗證 IP 流程
P3	與 foundries 洽談量產合作	8-12 週	中期營收所需
P3	建立 IP Marketplace / 授權機制	12-16 週	長期營收管道
P3	設計責任條款與法律準備 (含 IP 授權)	4-8 週	商業化必要

7. 總結

IC 文件資料庫和 IP 整合是 Vibe IC 平台的兩根支柱：

文件資料庫解決「用戶不知道要什麼」的問題——透過 RAG 找到參考 IC，自動生成 Datasheet 作為 flow 的 input。

IP 整合解決「不需要全部從零做起」的問題——讓用戶直接嵌入現成的 Soft/Hard IP，大幅縮短設計時間。而且每一個完成的設計都能反過來變成 IP，形成正向飛輪。

長期來看，IP Marketplace 是非常有潛力的營收管道。半導體 IP 市場在 2025 年已達 \$79.7 億美元，而「開源 IP + AI-Native 自動整合」這個交叉點目前沒有主導者。如果 Vibe IC 能在此建立標準 (IP Manifest) 和生態 (IP 庫 + 自動整合工具)，就有機會成為這個新興市場的 platform player。