



CICUITOS DIGITAIS

Lógica Combinacional

⇒ Nível x Borda



⇒ São dois estados possíveis: latch e flipflop.


⇒ Latches → **Trava** a saída em determinado estado.

- SR → SET = 1 RESET = 0
⇒ estão em repouso em ALTO.

⊗ Não pode dar pulso nos dois ao mesmo tempo.

⇒ Em VHDL: process (ENTRADAS)
⇒ só é chamado caso o valor das entradas seja alterado.

⊗ Quando não tem else o VHDL já entende como latch.



⇒ Flip-flops

⇒ Por conta da lógica configurável.


⇒ O único utilizado é o Flip-flop D.

⊗ Respondem a bordas. →



⇒ Detectores de Borda

Por conta do atraso nas portas, é possível fazer um pequeno impulso.



Set → "jump" → 1

Reset → "Kill" → 0

- Flip-flop JK

toggle

comutar

⊗ Quando ambos são 1, inverte a saída.

Entradas síncronas ou assíncronas.

Flip-Flop JK em VHDL

```

entity jkff_vhdl is
    port(
        clk, j, k, prn, clrn : in std_logic; -- entradas clk, J, K, preset e clear
        q : out std_logic; -- saída
    );
end jkff_vhdl;

architecture ff_jk of jkff_vhdl is
    signal qstate: std_logic;
begin
    process(clk, prn, clrn)
    begin
        if prn = '0' then qstate <= '1'; -- preset tem preferência
        elsif clrn = '0' then qstate <= '0'; -- depois vem clear
        elsif clk = '1' and clk' event then -- detecta flanco positivo de clk
            if j = '1' and k = '0' then qstate <= not qstate;
            elsif j = '0' and k = '1' then qstate <= '0';
            elsif j = '1' and k = '1' then qstate <= not qstate;
            end if;
        end if;
        q <= qstate;
    end process;
end ff_jk;
    
```

acontece alteração no clock

Atribuir resposta do processo

Tocci - 5.26

Força a saída.

➤ D!


⊕ Flip-flop é bom para transferências de dados.

⇒ Schmitt-Trigger

⊕ Serve para não ficar setando high-low.

Onda real

Onda de Schmitt



⇒ Monostável

⊕ Fica ativo durante um período de tempo e depois simplesmente desliga.

⇒ Registradores

- série/série : armazenamento de dados.
- paralelo/paralelo : transferência de dados.

Contadores Assíncronos

* Prática 04: aplicação de flipflops e latches.

↳ Bouncing ex 3}

* Como funciona o debouncing?

- Entrada e saída não pode variar.

↳ verifica se em 30ms ele continua no mesmo estado.

assíncronos



* Clock não é comum para todos os flipflops.

↳ Contadores assíncronos são frias!

↳ muitas desvantagens!

⇒ Atraso de Propagação


→ Acontece que para entender a informação, é necessário um tempo de resposta.

* Dentro das LC só tem flipflop e D.

⇒ Estados Inválidos (de Transição)

↳ Para alterar os números é necessário passar por muitos estados intermediários.


- par → ímpar : ascendente.
- ímpar → par : descendente.



→ MAX 7000 / 7000s da Altera
 ↳ conjuntos de GAL's.

→ Max #/V da Altera
 ↳ Começa a utilização do LE.

Começa a utilização das memórias.



↳ Quartus mostra a qtd de elementos lógicos.