\mathbf{I}					
ID	•				
ı					

Desenvolvimento de um Processador em Linguagem de Descrição de Hardware Laboratório de Arquitetura de Computadores

São José dos Campos - Brasil Julho de 2017

ID:

Desenvolvimento de um Processador em Linguagem de Descrição de Hardware Laboratório de Arquitetura de Computadores

Relatório final do projeto de um processador, parte da disciplina de Laboratório de Sistemas computacionais: Arquitetura e Organização de Computadores da Universidade Federal de São Paulo.

Docente: Prof. Dr. Tiago de Oliveira

Universidade Federal de São Paulo - UNIFESP

Instituto de Ciência e Tecnologia - Campus São José dos Campos

São José dos Campos - Brasil Julho de 2017

Resumo

Computadores, sistemas eletrônicos desenvolvidos para aceitar dados de entrada e retornar valores processados de saída realizando cálculos e tomada de decisão, está presente na vida de todos como um dispositivo auxiliar, de trabalho, ou até mesmo de entretenimento. O principal componente de um computação é sua unidade central de processamento. O objetivo desse relatório é desenvolver um microprocessador completo em linguagem de descrição de *hardware*, testá-lo gerando formas de onda e utilizando placas programáveis FPGA e mostrar a maneira como foram resolvidos problemas de implementação de uma arquitetura baseada em monociclo e sem pipeline.

Palavras-chaves: Verilog. Processador. Sistemas Computacionais. Arquitetura de Computadores. MIPS.

Lista de ilustrações

ura 1 – Esquemático	13
ura 2 – Sinais da Unidade de Controle	17
ura 3 – Forma de onda do algoritmo Fatorial com entrada $2 \ldots \ldots \ldots$	40
ura 4 – Forma de onda do algoritmo Fatorial com entrada $3 \ldots \ldots \ldots$	40
ura 5 – Algoritmo de Teste	40
ura 6 – Início de um algoritmo	41
ura 7 – Entrada no algoritmo fatorial	42
ura 8 – Saída fatorial de 3	42
ura 9 – Saída fatorial de 4	43
ura 10 – Saída fatorial de 5	43
ura 11 – Saída programa de teste	44

Lista de tabelas

Tabela 1 –	Condições de Overflow para Adição e Subtração	16
Tabela 2 –	Tabela de Instruções	19
Tabela 3 –	Formatos de Instruções	20
Tabela 4 -	Tabela de Funções da ULA	20

Lista de Algoritmos

4.1	ULA	21
4.2	Banco de Registradores	22
4.3	Memória de Instruções	23
4.4	Memória de Dados	24
4.5	Contador de Programa	25
4.6	extensor de Sinal 16-32	26
4.7	extensor de Sinal 26-32	26
4.8	Multiplexador 5 bits	27
4.9	Multiplexador 16 bits	27
4.10	Multiplexador 32 bits	28
4.11	Multiplexador PC	28
4.12	Display	29
4.13	Binário para BCD baseado em (1)	30
4.14	Módulo de Saída	31
4.15	Trecho da Unidade de Controle	32
4.16	CPU	34
5.1	Fatorial equivalente em C	37
5.2	Programa de teste em <i>Assembly</i>	37
5.3	Programa de teste em binário	38
Δ 1	Unidade de Controle	51

Sumário

	Lista de Algoritmos
1	INTRODUÇÃO 9
2	OBJETIVOS
2.1	Geral
2.2	Específico
3	FUNDAMENTAÇÃO TEÓRICA
3.1	MIPS - Caminho de Dados
3.1.1	Unidade Lógica e Aritmética
3.1.2	Banco de Registradores
3.1.3	Memória de Dados
3.1.4	Memória de Instruções
3.1.5	Contador de Programa
3.1.6	extensores de Sinal
3.1.7	Multiplexadores
3.2	Linguagem de Descrição de Hardware
3.3	Aritmética Computacional
3.3.1	Adição e Subtração
3.3.2	Multiplicação e Divisão
3.4	Entrada e Saída de Dados
3.4.1	Entrada de Dados
3.4.2	Saída de Dados
3.5	A Unidade de Controle
4	DESENVOLVIMENTO
4.1	A implementação dos Componentes
4.1.1	Unidade Lógica e Aritmética
4.1.2	Banco de Registradores
4.1.3	Memória de Instruções
4.1.4	Memória de Dados
4.1.5	Contator de Programa
4.1.6	extensores de Sinal
4.1.7	Multiplexadores
4.1.8	Display

SUMÁRIO 7

4.1.9	Binário para BCD
4.1.10	Módulo de Saída
4.2	Entrada de Dados
4.3	A Unidade de Controle
4.4	Implementação da CPU
5	RESULTADOS OBTIDOS E DISCUSSÕES
5.1	Simulações Forma de Onda
5.2	Simulações FPGA
5.3	Discussões
6	CONSIDERAÇÕES FINAIS
	REFERÊNCIAS
	APÊNDICES 49
	APÊNDICE A – UNIDADE DE CONTROLE 51

1 Introdução

A grande quantidade de informação atualmente nos traz a necessidade de utilizar ferramentas para nos ajudar a lidar com os dados, sistemas computacionais fazem isso muito bem, realizando cálculos e operações lógicas, o que os torna indispensáveis em diferentes aplicações do cotidiano, como (2) cita, em maio de 2017 o número de smartphones ativos no Brasil chegará a 168 milhões, o que representa grande parte da população, sem levar em conta que é comum uma pessoa carregar mais de um "computador de bolso", destacando a utilidade do mesmo. O desenvolvimento de um sistema computacional é baseado no microprocessador, a unidade onde são feitos cálculos aritméticos e tomadas de decisão. O microprocessador é programável, ou seja, há uma integração hardware/software através de um conjunto de instruções definido em seu mais baixo nível (3). As instruções podem caracterizar o tipo de processador, juntamente com a maneira como ele utiliza memória e o endereçamento de operandos (4), por esse motivo, um dos passos mais importantes é o projeto do conjunto de instruções aliado à maneira como disponibilizar tais funções a partir do hardware. A unidade que controla todos os passos tomados em uma instrução é chamada de Unidade de Controle, ela indica o que deve ser feito a partir de uma instrução específica, diferenciada pelos bits chamanos opcode.

2 Objetivos

2.1 Geral

O objetivo do projeto, junto aos relatórios anteriores é desenvolver um microprocessador, utilizar uma linguagem de descrição de hardware para descrevê-lo e gerar simulações que demonstram o funcionamento do microprocessador.

2.2 Específico

Nos relatórios anteriores foram desenvolvidos o conjunto de instruções, o esquemático do mesmo e a implementação de todos os módulos da arquitetura interligados (em linguagem de descrição de hardware Verilog) com excessão da Unidade de Controle. O objetivo desse relatório então é mostrar a implementação da Unidade de Controle em Verilog, juntando-a com os módulos já desenvolvidos, os resultados serão mostrados a partir de formas de onda e testes feitos em placas FPGA (5). Por ser o relatório final da disciplina, torna-se interessante elaborar um conteúdo menos específico, abordando objetivos de relatórios anteriores.

3 Fundamentação Teórica

Para desenvolver um processador a partir do esquemático mostrado na Figura 1, é necessário entender como deve funcionar cada módulo, que age de acordo de acordo com suas entradas, por exemplo, a Unidade Lógica e Aritmética deve fornecer os resultados para operações aritméticas e lógicas ou comparar dois números (3), a resposta pode servir como base para definir se um *branch* será tomado ou não. A possibilidade de executar todas instruções do conjunto no esquemático apresentado já foi garantida no relatório anterior (6), agora deve-se ajustar os módulos da arquitetura base MIPS (7) para que possibilitem a implementação delas, inserindo entradas e saídas necessárias.




Figura 1 – Esquemático

Fonte: Relatório 1 (6)

3.1 MIPS - Caminho de Dados

3.1.1 Unidade Lógica e Aritmética

A ULA (Unidade Lógica e Aritmética ou ALU, do inglês), recebe dois operandos de entrada e sinais de função, os operandos são utilizados para realizar a operação que os sinais de função indicam. As saídas são o resultado da operação e uma flag chamada zero, que indica se o resultado foi zero ou não (Utilizado para a realização de branches) (3).

3.1.2 Banco de Registradores

O Banco de Registradores nada mais é do que componentes de memória organizados, com endereços exclusivos. As entradas do banco de registradores são: 3 endereços de registradores, sendo dois deles exclusivamente para leitura, o terceiro é o registrador de destino. O sinal de escrita, que controla se dados serão escritos no registrador de destino. Os dados de escrita, que só são utilizados se o sinal de escrita for 1, se sim, serão guardados no registrador de destino. As saídas desse módulo são apenas duas, os dados dos dois registradores de leitura endereçados pelas entradas (3).

3.1.3 Memória de Dados

A Memória de Dados, também chamada de memória principal do computador é um meio externo de guardar dados (normalmente utiliza uma série de capacitores, diferente do Banco de Registradores, que utiliza portas lógicas para armazenas dados) quando a unidade de processamento não está utilizando-o, assim outros dados podem ser guardados no banco de registradores, que tem mais limitações de espaço. em sua entrada se encontra uma flag de escrita, um endereço e uma entrada para dados. Quando a flag de escrita é 1, o endereço sinaliza a parte da memória onde serão gravados os dados de entrada, senão o endereço informa o endereço dos dados de leitura na memória. Há também um componente de saída, que são os dados de leitura (3).

3.1.4 Memória de Instruções

A Memória de Instruções segue o mesmo conceito da Memória de Dados (na maioria dos casos é parte dela), porém guarda apenas instruções, que são carregadas ao início da execução de um programa, recebem um endereço de entrada e disponibiliza uma instrução na saída (3).

3.1.5 Contador de Programa

O contador de programa indica à memória de instruções qual é a instrução atual a ser lida, ou se a execução deve ser descontinuada. Como entrada tem um endereço e como saída também tem um endereço (3).

3.1.6 extensores de Sinal

Os extensores de Sinal são normalmente utilizados para adaptar operandos para que sejam a entrada de algum módulo que só admite um maior número de bits, por exemplo, imediatos que vêm diretamente na instrução normalmente utilizam 16 bits, mas a ULA só admite operando com 32 bits, então eles recebem um dado e disponibilizam o

mesmo dado, porém estendido com zeros (no caso de números positivos) ou uns (no caso de números negativos) (3).

3.1.7 Multiplexadores

Multiplexadores, comumente chamados apenas de "muxes" (ou "mux" no singular), são basicamente seletores, com duas ou mais entradas (fontes de dados), disponibilizando na saída os dados da entrada selecionada a partir de um sinal ou conjunto de sinais (8).

3.2 Linguagem de Descrição de Hardware

O projeto digital moderno é feito usando linguagens de descrição de hardware e ferramentas de síntese auxiliadas por computador que podem criar projetos de hardware detalhados das descrições usando bibliotecas e síntese de lógica (3). Uma linguagem de descrição de hardware bastante utilizada é a Verilog. Essas linguagens diferem de linguagens de programação software por incluir meios de descrever tempo de propagação e força do sinal, mas Verilog se assemelha muito à liguagem C, apesar de trazer um conceito diferente (9). Informações sobre como utilizar Verilog encontradas em (10) e (5).

A vantagens de utilizar linguagens como Verilog é basicamente tempo, a quantidade de tempo necessária para projetar um sistema através de esquemáticos é muito maior do que escrever a algumas linhas de código, já que o "trabalho duro" já foi implementado através de bibliotecas, além da maior legibilidade do projeto.

3.3 Aritmética Computacional

Para que o programa rode corretamente ou sinalize erros, é necessário entender um pouco de aritmética computacional e detectar erros de *overflow* ou aritméticos (como divisão por zero). Um *overflow* ocorre quando o resultado de uma operação necessita de mais bits do que estão disponíveis para o mesmo (3), gerando uma resposta errada, existem maneiras de sinalizar ou contornar esses problemas.

3.3.1 Adição e Subtração

A Tabela 1 indica quando um resultado indica *overflow* levando em consideração os dois operandos e o tipo de operação (no caso, adição ou subtração).

Operação	Operando A	Operando B	Resultado Indicando Overflow
$\overline{{ m A+B}}$	≥ 0	≥ 0	< 0
$\overline{\rm A+B}$	< 0	< 0	≥ 0
A - B	≥ 0	< 0	< 0
A - B	< 0	≥ 0	≥ 0

Tabela 1 – Condições de Overflow para Adição e Subtração.

Fonte: (3)

3.3.2 Multiplicação e Divisão

No caso da multiplicação, é possível que o resultado necessite do dobro do número de bits dos operandos, ou seja, se os operando têm 16 bits cada, para que não haja overflow são necessários 32 bits para o resultado no pior caso, uma maneira de contornar o overflow da multiplicação é restringir os operando a ter apenas metade dos bits, garantindo assim que não ocorram problemas. Na divisão, verifica-se o segundo operando para sinalizar ou não divisão por zero (3).

3.4 Entrada e Saída de Dados

3.4.1 Entrada de Dados

Quando pensamos na entrada de dados, precisamos levar em consideração que há uma interface humano-computador e que o usuário não segue o mesmo ritmo do computador, ou seja, o computador deve esperar o usuário indicar que terminou de ajustar a entrada de dados e que o processo pode continuar, isso pode ser feito utilizando um botão que determina a continuação do programa.

3.4.2 Saída de Dados

A saída de dados, pensando no ritmo computacional, deve permanecer nos displays, para que o usuário consiga observar os resultados. É recomendável "traduzir"os números de binário para decimal ao mostrar ao usuário, facilitando na hora de ler, além disso, é necessário tratar números negativos de alguma maneira, linguagens de descrição de hardware normalmente trabalham com complemento de 2 (11), então seria necessário transformar esse número para positivo e indicar que o mesmo é negativo para mostrar nos displays.

3.5 A Unidade de Controle

A unidade de controle é a estrutura do processador que controla e direciona a operação do mesmo, ela diz aos componentes da unidade de processamento como reagir às

instruções de programa recebidas, caracterizando o fluxo busca, decodificação e execução. No contexto MIPS, a Unidade de Controle é um circuito combinacional que recebe em torno de 6 bits que representam uma instrução específica do conjunto de instruções, gerando saídas que serão direcionadas à estruturas da unidade de processamento que precisam ser controladas, indicadas na Figura 2 (extensores de sinal não necessariamente são controlados pela UC)(12).




Figura 2 – Sinais da Unidade de Controle

Fonte: Relatório 1 (6)

4 Desenvolvimento

A partir do esquemático da arquitetura MIPS, o esquemático mostrado na Figura 1 e com base nas instruções e funções da ALU desenvolvidas no relatório (6) (Tabela 2), o objetivo é juntar os dois conceitos e criar soluções de implementação em Verilog. É interssante apontar que o processador desenvolvido e suas instrução contam com modos de endereçamento de operandos dos tipos Imediato, por registrador e por registrador-base (para endereçar memória essencialmente) e os formatos de instruções estão descritos na Tabela 3.

Tabela 2 – Tabela de Instruções.

	OPCODE	INSTRUÇÃO	FUNÇÃO
0	000000	NOP	-
1	000001	ADD	$RE \leftarrow RA + RB$
2	000010	ADDI	$RE \leftarrow RA + IM$
3	000011	ADD1	$RE \leftarrow RA + 1$
4	000100	SUB	$RE \leftarrow RA - RB$
5	000101	SUBI	$RE \leftarrow RA$ - IM
6	000110	SUB1	$RE \leftarrow RA - 1$
7	000111	AND	$RE \leftarrow RA \& RB$
8	001000	OR	$RE \leftarrow RA \mid RB$
9	001001	XOR	$RE \leftarrow RA \hat{R}B$
10	001010	NOT	$RE \leftarrow \sim RA$
11	001011	MOD	$RE \leftarrow RA \% RB$
12	001100	SHIFTL	$RE \leftarrow RA$ «SHAMT
13	001101	SHIFTR	$RE \leftarrow RA \text{ »SHAMT}$
14	001110	SLT	$RE \leftarrow 1 \text{ se } RA < RB \mid RE \leftarrow 0 \text{ se } RA \geq RB$
15	001111	SHT	$RE \leftarrow 1 \text{ se RA} > RB \mid RE \leftarrow 0 \text{ se RA} \leq RB$
16	010000	SEQ	$RE \leftarrow 1 \text{ se } RA = RB \mid RE \leftarrow 0 \text{ se } RA \neq RB$
17	010001	BEQ	$PC \leftarrow PC+1+IM \text{ se } RA = RB PC \leftarrow PC+1 \text{ se } RA \neq RB$
18	010010	BNE	$PC \leftarrow PC+1+IM \text{ se } RA \neq RB PC \leftarrow PC+1 \text{ se } RA = RB$
19	010011	J	$PC \leftarrow IM+1$
20	010100	JR	$PC \leftarrow RA+1$
21	010101	HALT	FIM DE EXECUÇÃO
22	010110	IN	$RE \leftarrow RA + IN$
23	010111	OUT	$\mathrm{OUT} \leftarrow \mathrm{RB}$
24	011000	LOAD	$RE \leftarrow M[RA+IM]$
25	011001	LOADI	$RE \leftarrow RA + IM$
26	011010	LOADA	$RE \leftarrow PC + 1$
27	011011	MULT	$RE \leftarrow RA * RB$
28	011100	DIV	$RE \leftarrow RA / RB$
29	011101	STORE	$M[RA + IM] \leftarrow RB$
30	011110	RESET	$PC \leftarrow 0$

Fonte: (6)

Número de bits 6 5 5 5 5 6 opcoderbre deslocamento ra imediato (16 bits) opcoderbra opcodeimediato (26 bits) JRopcodeJR (variação) opcoderbopcodeΗ

Tabela 3 – Formatos de Instruções

Fonte: (6)

4.1 A implementação dos Componentes

Cada componente foi desenvolvido e testado separadamente, para depois ser testado dentro de todo o conjunto, formando o processador.

4.1.1 Unidade Lógica e Aritmética

A ULA desenvolvida nesse projeto é um pouco diferente da ULA utilizada nas arquiteturas MIPS simples (normalmente estudadas em cursos de arquitetura de computadores), a diferença é que foram adicionadas funções de comparação ("menor que", "maior que"e "igual a"), funções que calculam resto de divisão, multiplicação, divisão inteira e funções lógicas and, or, xor. Todas as funções da ULA foram listadas em Tabela 4.

ALU OPCODE **FUNÇÃO** 0 0000 $OUT \leftarrow A + B$ 0001 OUT← A - B 0010 $OUT \leftarrow A + 1$ 3 $\overline{\text{OUT} \leftarrow \text{A} - 1}$ 0011 4 0100 $OUT \leftarrow A \& B$ 5 0101 $OUT \leftarrow A \mid B$ 0110 $OUT \leftarrow A ^B$ 7 $OUT \leftarrow \sim A$ 0111 $OUT \leftarrow A \text{ "SHAMT}$ 1000 $OUT \leftarrow A \text{ »SHAMT}$ 9 1001 10 1010 se A <B OUT \leftarrow 1 | senão OUT \leftarrow 0 11 1011 se $A = B OUT \leftarrow 1 \mid senão OUT \leftarrow 0$ se A >B OUT $\leftarrow 1 \mid \text{senão OUT} \leftarrow 0$ 12 1100 $OUT \leftarrow A * B$ 13 1101 14 1110 $OUT \leftarrow A / B$ $OUT \leftarrow A \% B$ 15 1111

Tabela 4 – Tabela de Funções da ULA.

Fonte: (6)

A implementação de uma ULA, mostrada no Algoritmo 4.1 recebe como entrada a operação (operation) a ser realizada, dois operandos (dataA, dataB) e um operando exclusivo

para um possível deslocamento de bits(shamt). Suas saídas são o resultado(saida), um sinal de overflow(of) e um sinal de resposta zero(zero).

Algoritmo 4.1 – ULA

```
1 module ALU(operation, dataA, dataB, saida, zero, shamt, of);
    input [3:0] operation;
    input [4:0] shamt;
3
    input [31:0] dataA, dataB;
4
    output reg [31:0] saida;
    output zero;
6
    output reg of;
7
8
    always@(*)
9
    begin
10
       of = 0;
11
    case (operation [3:0])
12
       4'b0000:
13
       begin
14
       saida = dataA + dataB;
15
       if (~dataA[31] && ~dataB[31] && saida[31])
16
17
         of = 1;
       else if (dataA[31] && dataB[31] && ~saida[31])
18
         of = 1;
19
       end
20
       4'b0001:
21
22
       begin
23
         saida = dataA - dataB;
         if (~dataA[31] && dataB[31] && saida[31])
24
         of = 1;
25
26
         else if (dataA[31] && ~dataB[31] && ~saida[31])
27
         of = 1;
       end
28
       4'b0010: saida = dataA + 1;
29
       4'b0011: saida = dataA - 1;
30
       4'b0100: saida = dataA & dataB;
31
       4'b0101: saida = dataA \mid dataB;
32
       4'b0110: saida = dataA \cap dataB;
33
       4'b0111: saida = \sim dataA;
34
       4'b1000: saida = dataA << shamt;
35
       4'b1001: saida = dataA >> shamt;
36
       4'b1010: saida = dataA < dataB ? 1 : 0;
37
       4'b1011: saida = dataA == dataB ? 1 : 0;
38
       4'b1100: saida = dataA > dataB ? 1 : 0;
39
       4'b1101: saida = dataA[15:0] * dataB[15:0];
40
       4'b1110:
41
       begin
42
         saida = dataA / dataB;
43
```

```
if(dataB == 32'd0)
44
         of = 1;
45
       end
46
       4'b1111:
47
       begin
48
49
       saida = dataA % dataB;
       if(dataB == 32'd0)
50
         of = 1;
51
       end
52
       default: saida = 32'b0;
53
     endcase
54
     end
55
     assign zero = (saida == 0);
56
57 endmodule
```

É interessante ressaltar que essa ULA (Algoritmo 4.1) só multiplica números de 16 bits, para evitar *overflow*, além disso ela indica divisão por zero e *overflow* (adição e subtração). As condições de *overflow* em adição e subtração foram tiradas da Tabela 1.

4.1.2 Banco de Registradores

A implementação do Banco de Registradores (Algoritmo 4.2) é exatamente igual ao MIPS, não foi necessário realizar modificação. As entradas são: endereços de dois registradores a serem lidos(readregA, readregB), endereço do registrador de escrita(writereg), a flag de escrita(writeflag), os dados de escrita(writedata) e o clock(clk). As saídas são: dados dos registradores de leitura(dataA, dataB).

Algoritmo 4.2 – Banco de Registradores

```
module RegBank(readregA, readregB, writereg, writedata,
1
2
               writeflag, dataA, dataB, clk);
3
    input [4:0] readregA, readregB, writereg;
4
    input writeflag, clk;
5
    input [31:0] writedata;
6
    output [31:0] dataA, dataB;
7
    reg [31:0] REGS [31:0];
8
9
    always@(posedge clk)
10
    begin
11
      if (writeflag)
12
        REGS[writereg] = writedata;
13
      REGS[0] = 32'b0;
14
    end
15
16
            dataA = REGS[readregA];
17
    assign
    assign dataB = REGS[readregB];
18
```

```
19
20 endmodule
```

Nesse código(Algoritmo 4.2), o registrador número zero não pode ser alterado, isso é útil para que ele sirva como base para comparações e saltos lógicos.

4.1.3 Memória de Instruções

A memória de instruções (Algoritmo 4.3) foi implementada como um vetor com 32 bits em cada posição (semelhante ao Banco de Registradores 4.1.2). As entradas são: Endereço da instrução (address) e o clock(clk). A saída é a instrução de 32 bits(out).

Algoritmo 4.3 – Memória de Instruções

```
1 module InstMem(address, clk, out);
2
   input [15:0] address;
   input clk;
3
   output reg[31:0] out;
4
   integer firstclock = 0;
5
6
7
   reg[31:0] mem[11:0];
8
   always@(posedge clk)
9
   begin
10
   if(firstclock == 0)
11
   begin
12
    // instrucoes
13
14
       //Fatorial
15
16
       //nop
17
       18
       //in R1
       19
       //add R1 R0 R2
20
       21
       //addi R0 R3 1
22
       mem[3] = 32'b0000100000000110000000000000001;
23
       //mult R2 R3 R3
24
       25
       //subi R2 R2 1
26
       mem[5] = 32'b0001010001000010000000000000001;
27
       //sht R2 R0 R4
28
       29
       //beq R0 R4 1
30
       mem[7] = 32'b0100010000001000000000000000001;
31
32
       33
       //store R0 R3 1
34
```

```
mem[9] = 32'b0111010000000110000000000000001;
35
        //load R0 R5 1
36
        mem[10] = 32'b011000000000101000000000000001;
37
        //out R5
38
        39
40
        //reset
        41
42
     firstclock \ll 1;
43
44
   end
45
46
   always@(address)
47
   begin
48
     out = mem[address];
49
   end
50
51
52 endmodule
```

Foi utilizado como exemplo uma sequência de instruções que representa um algoritmo que calcula fatoriais e será testado no Capítulo 5.

4.1.4 Memória de Dados

A diferença entre a memória de dados (Algoritmo 4.4) e o Banco de Registradores - 4.1.2 (nessa implementação) é que há apenas um endereço de entrada (que corresponde a posições de memória), porém, foi colocado um registrador a mais dentro da memória para manter registrada a saída para o módulo de saída (subseção 4.1.10). As entradas são: Endereço da posição de memória (address), dados a serem escritos (datain), flag de escrita na memória (writeflag), flag de escrita no registrador do display (displayflag). As saídas são: Dados de leitura (dataout) e Dados do display (display).

Algoritmo 4.4 – Memória de Dados

```
module DataMem(clk, writeflag, address, datain,
           dataout, displayflag, display);
2
    input writeflag, clk, displayflag;
3
    input [31:0] address;
4
    input [31:0] datain;
5
    output [31:0] dataout, display;
6
7
    reg[31:0] mem[9:0];
8
    reg[31:0] displaying;
9
10
    always@(negedge clk)
11
    begin
12
     if (writeflag)
13
```

```
mem[address] = datain;
if (displayflag)
displayreg = datain;
end

assign dataout = mem[address];
assign display = displayreg;
endmodule
```

Nota-se que a memória de dados atualiza seus valores só na descida de *clock*, isso evita com que haja algum erro por causa de atraso da leitura de registradores recém escritos.

4.1.5 Contator de Programa

O contador de programa (Algoritmo 4.5) foi implementado de maneira símples, ele recebe um endereço e coloca na saída quando o clock muda de 0 para 1, verificando se há algum sinal de $reset(PC \leftarrow 0)$ ou de halt(pause). Entradas: Próximo endereço(inaddress), clock(clk), reset(reset), halt(halt). Saída: endereço de saída(outaddress.

Algoritmo 4.5 – Contador de Programa

```
1 module PC(inaddress, outaddress, halt, clk, reset);
    input clk , reset ;
3
    input [15:0] inaddress;
4
    input halt;
    reg [15:0] novo;
5
    output reg [15:0] outaddress;
6
7
    always@(*)
8
    begin
9
10
    novo = inaddress;
11
12
    always@(posedge clk)
13
     begin
14
       if (halt)
15
         begin //faz nada
16
         end
17
       else if (reset)
18
         outaddress = 0;
19
20
21
         outaddress = novo;
22
    end
23 endmodule
```

4.1.6 extensores de Sinal

No projeto há dois extensores de Sinal, um que estende a entrada de 16 para 32 bits(Algoritmo 4.6) e outro que estende a entrada de 26 para 32 bits(Algoritmo 4.7). A implementação é de certa forma simles, porém deve-se levar em consideração a expansão de números negativos (complemento de 2).

Algoritmo 4.6 – extensor de Sinal 16-32

```
1 module SE16(datain, dataout);
2
     input [15:0] datain;
3
     output reg[31:0] dataout;
4
5
     always@(*)
6
     begin
7
       if (datain [15])
8
       dataout = \{\{16\{1'b1\}\}, datain\};
9
10
       dataout = \{\{16\{1'b0\}\}, datain\};
11
12
13
14 endmodule
```

Algoritmo 4.7 – extensor de Sinal 26-32

```
1 module SE26(datain, dataout);
2
3
     input [25:0] datain;
     output reg[31:0] dataout;
4
5
     always@(*)
6
7
     begin
       if (datain [25])
8
       dataout = \{\{6\{1'b1\}\}, datain\};
9
10
       dataout = \{\{6\{1'b0\}\}, datain\};
11
     end
12
13
14 endmodule
```

4.1.7 Multiplexadores

Para este projeto, foram desenvolvidos 4 tipos de multiplexadores, apesar de que todos seguem o mesmo conceito, servir como seletor. O mux de 5 bits tem duas entradas de 5 bits (dataA, dataB), uma entrada flag para selecionar entre as duas entradas (flag) e uma saída de 5 bits (out), é utilizado para selecionar o endereço do registrador de escrita

no Banco de Registradores (subseção 4.1.2). O mux de 16 bits recebe 3 entradas de 16 bits cada(PC, switches e immediate) e uma entrada flag(flag) de 2 bits, sua saída tem 16 bits, serve para selecionar entre switches, imediato ou endereço da instrução. O mux de 32 bits recebe 2 entradas de 32 bits cada(dataA e dataB) e uma flag(flag), serve para selecionar o operando de entrada de dados no banco de registradores ou o operando número 2 da ULA. Já o mux do PC, não é um seletor simples, ele gera qual será o próximo endereço de instrução, para isso recebe sinais da UC para saber se haverá algum tipo de desvio (control), recebe um sinal da ULA para verificar se haverá salto condicional(zero) e mais 4 entradas, as que serão selecionadas(branch, PCin, jimmediate e jreg), sua saída é PCout, de 15 bits.

Algoritmo 4.8 – Multiplexador 5 bits

```
module Mux5(flag, dataA, dataB, out);
2
3
     input flag;
     input [4:0] dataA, dataB;
4
    output reg[4:0] out;
5
6
    always@(*)
7
     begin
9
       if (flag)
       out = dataB;
10
       else
11
       out = dataA;
12
    end
13
14
15 endmodule
```

Algoritmo 4.9 – Multiplexador 16 bits

```
module Mux16(flag, PC, switches, immediate, out);
2
3
    input [1:0] flag;
    input [15:0] PC;
4
    input [15:0] switches, immediate;
5
    output reg[15:0] out;
6
8 always@(*)
    begin
9
    case (flag)
10
       default: //immediate
11
       out = immediate;
12
       2'b01: //PC
13
       out = PC;
14
       2'b10: //switches
15
       out = switches;
16
```

```
17 endcase
18 end
19 endmodule
```

Algoritmo 4.10 – Multiplexador 32 bits

```
1 module Mux32(flag, dataA, dataB, out);
2
    input flag;
3
    input[31:0] dataA, dataB;
4
    output reg[31:0] out;
5
6
7
    always@(*)
    begin
9
    if (flag)
      out = dataB;
10
11
    else
12
       out = dataA;
13
    end
14 endmodule
```

Algoritmo 4.11 – Multiplexador PC

```
1 module MuxPC(zero, control, branch, jimmediate,
2
           jreg , PCin , PCout);
3
     input zero;
     input [2:0] control;
4
     input[31:0] branch, jimmediate, jreg;
5
6
     input [15:0] PCin;
7
     reg [15:0] in;
     output reg[15:0] PCout;
8
9
     always@(*)
10
     begin
11
       in = PCin + 16'd1;
12
13
       case (control)
         default: //incremento
14
         begin
15
       PCout = in;
16
17
         end
         3'b001: //BEQ
18
         begin
19
       if (zero)
20
         PCout = in + branch[15:0];
21
       else
22
         PCout = in;
23
24
         3'b010: //BNE
25
         begin
26
```

```
if (~zero)
27
         PCout = in + branch[15:0];
28
29
         PCout = in;
30
         end
31
32
         3'b011: //Jump
33
         begin
       PCout = jimmediate[15:0];
34
35
         3'b100: //Jump to reg
36
         begin
37
       PCout = jreg[15:0];
38
         end
39
       endcase
40
     end
41
42 endmodule
```

4.1.8 Display

O módulo de Display(Algoritmo 4.12) faz parte da saída do processador, quando um número é gravado na memória de saída, ele é apresentado em displays. O display implementado recebe um valor de zero a nove em binário de 4 bits (Entrada) e organiza os 7 bits de saída(Saida) para que o número apareça de maneira correta na placa FPGA (5) utilizada para simular o circuito.

Algoritmo 4.12 – Display

```
1 module Display (Entrada, Saida);
2
3 input [3:0] Entrada;
  output reg [6:0] Saida;
6 always@(*)
  begin
      case (Entrada)
8
           4'b0000: Saida = 7'b00000001;
9
           4'b0001: Saida = 7'b1001111;
10
           4'b0010: Saida = 7'b0010010;
11
           4'b0011: Saida = 7'b0000110;
12
           4'b0100: Saida = 7'b1001100;
13
           4'b0101: Saida = 7'b0100100;
14
           4'b0110: Saida = 7'b0100000;
15
           4'b0111: Saida = 7'b0001111;
16
           4'b1000: Saida = 7'b00000000;
17
           4'b1001: Saida = 7'b0001100;
18
           default: Saida = 7'b11111111;
19
      endcase
20
```

```
21 end
22 endmodule
```

4.1.9 Binário para BCD

Para que um número em binário apareça com mais de um caractere, utilizando mais de um display, é interessante utilizar um algoritmo conversor de binário para BCD(A codificação binária decima), e utilizar displays padrão de 0 a 9 para cada caractere. O algoritmo (Algoritmo 4.13) foi baseado em um algoritmo apresentado em (1), ele recebe um binário de até 8 bits in e retorna 3 binários de 4 bits centena, dezena, unidade e um sinal de negativo negative. Foi necessário tratar a saída de números negativos, como o verilog trata-os como complemento de 2, verifica-se se o bit mais significativo é 1 (negativo), caso seja, a flag negative recebe 1, os bits do número são invertidos e o número 1 é somado à ele, fazendo com que ele seja reconhecido pelos displays.

Algoritmo 4.13 – Binário para BCD baseado em (1)

```
1 module bin_bcd(in, centena, dezena, unidade, negative);
2
     input [7:0] in;
3
     reg [7:0] in2;
4
     output reg [3:0] centena, dezena, unidade;
5
     output reg negative;
6
7
8
     integer i;
9
10
     always@(in)
     begin
11
12
         if (in [7])
13
       begin
         in2 = \sim in + 1;
14
         negative = 1;
15
       end
16
       else
17
       begin
18
         in2 = in;
19
         negative = 0;
20
       end
21
22
23
       centena = 4'd0;
24
       dezena = 4'd0;
25
       unidade = 4'd0;
26
27
       for (i=7; i>=0; i=i-1)
28
       begin
29
```

```
//add 3 to columns >=5
30
31
       if(centena >= 5)
32
       centena = centena + 4'd3;
33
       if(dezena >= 5)
34
       dezena = dezena + 4'd3;
35
       if(unidade >= 5)
36
         unidade = unidade + 4'd3;
37
38
       // shift left one
39
       centena = centena << 1;
40
       centena[0] = dezena[3];
41
       dezena = dezena << 1;
42
       dezena[0] = unidade[3];
43
       unidade = unidade << 1;
44
       unidade[0] = in2[i];
45
46
    end
    end
47
48 endmodule
```

4.1.10 Módulo de Saída

O módulo de saída(Algoritmo 4.14) junta os displays e o conversor de binário para BCD, recebe o número guardado na memória para a saída e devolve 3 conjuntos de 4 bits e um bit indicando negativo que serão a saída para a placa FPGA.

Algoritmo 4.14 – Módulo de Saída

```
1 module OutputModule(in, out1, out2, out3, negative);
2
    input [32:0] in;
3
    wire [3:0] centena, dezena, unidade;
4
    output wire negative;
5
    output wire [6:0] out1, out2, out3;
6
7
    bin_bcd translate (.in(in[7:0]), .centena(centena),
8
         . dezena (dezena), . unidade (unidade),
9
10
         .negative(negative));
11
    Display d1 (.Entrada (centena), .Saida (out1));
12
    Display d2 (. Entrada (dezena), . Saida (out2));
13
    Display d3(.Entrada(unidade), .Saida(out3));
14
15
16 endmodule
```

4.2 Entrada de Dados

A entrada de dados é feita através de *switches* da placa FPGA, a espera da entrada de dados, que é implementada na Unidade de Controle, utiliza um sinal de parada no PC para esperar a entrada de dados, quando o sinal *ready* (alavanca no sistema FPGA) recebe valor 1, a Unidade de Controle indica a execução da instrução atual e retira o sinal de parada do PC.

4.3 A Unidade de Controle

A unidade de controle foi implementada como um circuito combinacional (Algoritmo A.1), apenas utilizando o clock para verificar o tempo certo em que será feita a continuação quando há um sinal de pausa relacionado a entrada de dados. Como entrada apresenta apenas os sinais clk (clock), ready e opcode e todos os sinais de controle da UC representados em Figura 1. Os sinais são: halt (sinal de parada), reset (sinal de novo início), sreg (sinal de escrita no banco de registradores), smux16 (sinal de escolha do multiplexadore de 16 bits), smux5 (sinal de escolha do multiplexadore de 5 bits), smux32 (sinal de escolha do multiplexadore do PC), salu (sinal de controle de função a ULA), smem (sinal de escrita na memória de dados), sdisplay (sinal de escrita no registrador de saída do display), smemtoreg (sinal de escolha do multiplexadore de 32 bits da entrada de dados no banco de registradores). Logo abaixo há um trecho do algoritmo da UC.

Algoritmo 4.15 – Trecho da Unidade de Controle

```
1 module ControlUnit(clk, ready, opcode, halt, reset, sreg, smux5, smux16,
      smux32, smuxPC, salu, smem, sdisplay, smemtoreg);
2
    input [5:0] opcode;
3
    input ready, clk;
4
    output reg halt, reset, sreg, smux5, smem, sdisplay, smemtoreg, smux32;
5
    output reg [1:0] smux16;
6
    output reg [2:0] smuxPC;
7
    output reg [3:0] salu;
8
9
    always@(opcode or ready)
10
    begin
11
      case (opcode)
12
         6'b000000:
13
         begin
14
15
           halt = 0;
           reset = 0;
16
           sreg = 0;
17
           smux5 = 0;
18
```

```
smem =0;
19
            sdisplay = 0;
20
            smemtoreg =0;
21
22
            smux32 = 0;
            smux16 = 2'b00; //1:0
23
           smuxPC = 3'b000; //2:0 3'b
24
            salu = 4'b0000; // 3:0 4'b
25
         end
26
         6'b000001:
27
         begin
28
            halt =0;
29
            reset = 0;
30
            sreg = 1;
31
            smux5 = 0;
32
           smem =0;
33
            sdisplay = 0;
34
            smemtoreg =0;
35
            smux32 = 0;
36
            smux16 = 2'b00; //1:0
37
           smuxPC = 3'b000; //2:0
38
            salu = 4'b0000; //3:0
39
         end
40
         6'b000010:
41
         begin
42
            halt =0;
43
            reset = 0;
44
            sreg = 1;
45
            smux5 = 1;
46
           smem =0;
47
            sdisplay = 0;
48
49
            smemtoreg =0;
            smux32 = 1;
50
            smux16 = 2'b00; //1:0
51
            smuxPC = 3'b000; //2:0
52
            salu = 4'b0000; //3:0
53
54
         end
55
56
57
```

4.4 Implementação da CPU

Este é o módulo que organiza todos os outros módulos juntos, deixando como entrada o *clock*, os *switches* e o sinal *ready*, os sinais de saída são *out1*, *out2*, *out3*, *negative* (representam as saídas dos dispays) e *of* (representa *overflow* em alguma operação da

ULA), as demais saídas representadas no código (muxMemtoreg_reg, pc_instmen e display) estão sendo utilizados para analisar a corretude dos resultados através das formas de onda, que serão mostradas no Capítulo 5. Ao rodar o código na placa FPGA, os sinais de saída adicionais foram retirados, trabalhando apenas como fios internos e um DeBouncer(13) foi instanciado para filtrar oscilações indesejadas do botão de clock.

Algoritmo 4.16 – CPU

```
1 module CPU(clk, ready, switches, out1, out2, out3, negative, of,
      muxMemtoreg_reg , pc_instmem , display );
2
    input clk, ready;
3
4
    wire
           clk;
    wire halt, reset, sreg, smux5, smem, sdisplay, smemtoreg, smux32;
5
    wire [1:0] smux16;
6
    wire [2:0] smuxPC;
7
    wire [3:0] salu;
8
    wire [15:0] newpc;
9
    input [15:0] switches;
10
11
    output wire [15:0] pc_instmem;
    wire [31:0] mux32_alu;
12
    wire [31:0] inst;
13
    wire [4:0] mux5_reg;
14
    wire [15:0] mux16_se16;
15
    wire [31:0] se26_muxpc, se16_muxpc;
16
    wire [31:0] saidaalu;
17
    wire [31:0] A, B;
18
    wire [31:0] mem_muxMemtoreg;
19
    output wire [31:0] muxMemtoreg_reg;
20
21
    output wire [31:0] display;
22
    wire zero;
    output wire [6:0] out1, out2, out3;
23
    output wire negative, of;
24
25
    //DeBounce db(.DB_out(clk), .clk(clock), .n_reset(1'b1), .button_in(~
26
      ndclk));
27
    PC instPC(.inaddress(newpc), .outaddress(pc_instmem), .halt(halt), .clk(
28
      clk), .reset(reset));
29
    ControlUnit instControlUnit(.clk(clk), .ready(ready), .opcode(inst
30
      [31:26]), .halt(halt), .reset(reset), .sreg(sreg), .smux5(smux5), .
      smux16(smux16), .smux32(smux32), .smuxPC(smuxPC), .salu(salu), .smem(
     smem), .sdisplay(sdisplay), .smemtoreg(smemtoreg));
31
    InstMem instInstMem(.address(pc_instmem), .clk(clk), .out(inst));
32
33
```

```
Mux5\ inst Mux5 \left(.\ flag \left(smux5\right),\ .dataA \left(inst \left[15{:}11\right]\right),\ .dataB \left(inst \left[20{:}16\right]\right),\ .
34
      out (mux5_reg));
35
    Mux16 instMux16 (.flag(smux16), .PC(pc_instmem), .switches(switches), .
36
      immediate(inst[15:0]), out(mux16\_se16));
37
    Mux32 instMux32 (.flag(smux32), .dataA(B), .dataB(se16_muxpc), .out(
38
      mux32_alu));
39
    RegBank instRegBank (.writeflag(sreg), .writedata(muxMemtoreg_reg), .clk(
40
      clk), .readregA(inst[25:21]),
                .readregB(inst[20:16]), .writereg(mux5_reg), .dataA(A),
41
                . dataB(B));
42
43
    SE26 instSE26 (.datain(inst[25:0]), .dataout(se26_muxpc));
44
45
    SE16 instSE16 (.datain(mux16_se16), .dataout(se16_muxpc));
46
47
    ALU instALU (.operation(salu), .dataA(A), .dataB(mux32_alu), .saida(
48
      saidaalu), .zero(zero), .shamt(inst[10:6]), .of(of));
49
    DataMem instDataMem(.clk(clk), .writeflag(smem), .address(saidaalu), .
50
      datain(B), .dataout(mem_muxMemtoreg), .displayflag(sdisplay), .display(
      display));
51
    Mux32 Memtoreg (.flag (smemtoreg), .dataA (saidaalu), .dataB (mem_muxMemtoreg
52
      ), .out(muxMemtoreg_reg));
53
    MuxPC instMuxPC(.zero(zero), .control(smuxPC), .branch(se16_muxpc), .
54
      jimmediate(se26_muxpc), .jreg(A), .PCin(pc_instmem), .PCout(newpc));
55
     OutputModule instOutputModule(.in(display), .out1(out1), .out2(out2), .
56
      out3(out3), .negative(negative));
57
58
59 endmodule
```

5 Resultados Obtidos e Discussões

Os resultados foram separados em duas partes. A primeira parte é relacionada aos testes feitos em forma de onda (simulações no software *Quartus*), onde foram testados dois algoritmos, o de Fatorial e um algoritmo de teste com as instruções que não foram testadas no Fatorial.

5.1 Simulações Forma de Onda

O primeiro programa testado em forma de onda foi o mostrado no Algoritmo 4.3 (binário e "Assembly"), que calcula o fatorial do número de entrada. Sua simulação pode ser vista na imagens 3 e 4, que resultaram nas saídas 2 e 6 respectivamente.

Algoritmo 5.1 – Fatorial equivalente em C

```
1 int a, b, c, d;
2 inicio:
3 \operatorname{scanf}(%d, \&a);
4 b = a;
5 c = 1;
6 laco:
7 c = c * b;
8 b--;
9 \text{ if } (b > 0)
     d=1;
10
11 else
     d=0;
13 if (d)
  goto laco;
15 printf(%d, c);
16 goto inicio;
```

O Segundo programa testado tem como objetivo mostrar que as outras instruções que não foram usadas no programa Fatorial também funcionam, o código em assembly pode ser visto no Algoritmo 5.2, o código em binário pode ser visto no Algoritmo 5.3, e sua execução na Figura 5, que resultou na saída 9.

Algoritmo 5.2 – Programa de teste em Assembly

```
1 nop
2 addi 0 1 8
3 add1 2
4 sub 1 2 1
5 sub1 2
```

```
6 and 1 1 3
7 or 1 1 3
  xor 1 1 3
9 not 1 0 3
10 mod 1 1 3
  div 1 1 3
12 shiftl 1 1 1
13 shiftr 1 1 1
  sht 1 2 3
15 seq 1 2 3
16 bne 1 2 1
17 add 1 1 1
  loadi 0 11 3
19 add 0 0 6
20 loada 5
21 addi 6 6 1
22 addi 0 7 1
23 bne 6 7 1
24 jr 5
25 subi 0 5 10
26 out 5
27 halt
```

Algoritmo 5.3 – Programa de teste em binário

```
18 \text{ mem}[17] = 32' \text{b}01100100000010110000000000000011;}
21 \text{ mem}[20] = 32'b00001000110001100000000000000001;
22 \text{ mem}[21] = 32'b000010000000111000000000000001;
```

Figura 3 – Forma de onda do algoritmo Fatorial com entrada 2




Figura 4 – Forma de onda do algoritmo Fatorial com entrada $3\,$





Figura 5 – Algoritmo de Teste



5.2 Simulações FPGA

Nas simulações feitas em FPGA foram utilizados os mesmos algoritmos, porém o algoritmo de fatorial foi executado com as entradas 3, 4 (Figura 9) e 5 (Figura 10), a entrada 3 foi simulada na Figura 4 e gera o mesmo valor de saída do executado em FPGA, que pode ser visto na Figura 8. A saída do algoritmo de teste com as instruções não utilizadas no fatorial também gerou o mesmo resultado, como se pode ver na Figura 5 e na Figura 11. A Figura 6 mostra o comportamento do FPGA ao começar a execução do programa, os displays ficam zerados, já a Figura 7 mostra como é feito para colocar um número de entra na instrução IN.




Figura 6 – Início de um algoritmo





Figura 7 – Entrada no algoritmo fatorial









Figura 9 – Saída fatorial de 4








Figura 11 – Saída programa de teste

5.3 Discussões

Todos os resultados foram satisfatórios para todos os tipos de instruções, os resultados por simulação foram os que mais ajudaram a aprimorar a forma como as instruções estavam sendo executadas no processo de desenvolvimento, os testes em placas FPGA confirmaram o sucesso.

6 Considerações Finais

A elaboração desse trabalho trouxe ao autor profundo entendimento da arquitetura MIPS e gerou um aprendizado da linguagem de descrição de hardware Verilog, o maior aprendizado se dá quando problemas vêm a tona, forçando o engenheiro a entender realmente o que está acontecendo com o circuito no momento. A aplicação prática desse processador complementou a abordagem teórica de uma maneira única, tanto na experiência de gestão e desenvolvimento de projetos na área de engenharia de computação como elaboração de relatórios técnicos. Os próximos passos são desenvolver sistemas baseados no microprocessador desenvolvido e se necessário adicionar novas instruções e funções ao mesmo, já que sua implementação traz essa facilidade.

Referências

- 1 BINARY to BCD Conversion Algorithm. Apr 2017. Disponível em: http://www.eng.utah.edu/~nmcdonal/Tutorials/BCDTutorial/BCDConversion.html. Citado 2 vezes nas páginas 5 e 30.
- 2 NúMERO de smartphones em uso no Brasil chega a 168 milhões. Apr 2017. Disponível em: http://folha.com/no1761310. Citado na página 9.
- 3 PATTERSON, D. A.; HENNESY, J. L. Computer Organization and Design. 5th edition. ed. Waltham/MA, EUA: Morgan Kaufmann, 2007. Citado 5 vezes nas páginas 9, 13, 14, 15 e 16.
- 4 RISC vs. CISC. Apr 2017. Disponível em: https://cs.stanford.edu/people/eroberts/courses/soco/projects/risc/risccisc/. Citado na página 9.
- 5 LEARNING FPGA And Verilog A Beginner's Guide. Apr 2016. Disponível em: https://docs.numato.com/kb/learning-fpga-verilog-beginners-guide-part-1-introduction/. Citado 3 vezes nas páginas 11, 15 e 29.
- 6 LúCIO, V. Ponto de Checagem 1 Processador. [S.l.], 2017. Disponível em: https://docs.google.com/document/d/1slDH0XpmfC2M3-FA579gJKlpXGvSNSphlUofoTj_Zo/edit?usp=sharing. Citado 4 vezes nas páginas 13, 17, 19 e 20.
- 7 MIPS Achitecture. Apr 2017. Disponível em: https://en.wikipedia.org/wiki/MIPS_architecture. Citado na página 13.
- 8 MULTIPLEXADOR. Apr 2017. Disponível em: https://pt.wikipedia.org/wiki/Multiplexador. Citado na página 15.
- 9 VERILOG. Apr 2017. Disponível em: https://en.wikipedia.org/wiki/Verilog. Citado na página 15.
- 10 VERILOG HDL Reference Manual. [S.l.], 1999. Disponível em: http://www.csit-sun.pub.ro/resources/xilinx/synver.pdf>. Citado na página 15.
- 11 COMPLEMENTO para dois. Mar 2017. Disponível em: https://pt.wikipedia.org/wiki/Complemento_para_dois. Citado na página 16.
- 12 CONTROL Unit. Jul 2017. Disponível em: https://en.wikipedia.org/wiki/Control_unit. Citado na página 17.
- 13 DEBOUNCER. Jul 2017. Disponível em: https://eewiki.net/pages/viewpage.action? pageId=13599139>. Citado na página 34.



APÊNDICE A - Unidade de Controle

Algoritmo A.1 – Unidade de Controle

```
1 module ControlUnit(clk, ready, opcode, halt, reset, sreg, smux5, smux16,
      smux32, smuxPC, salu, smem, sdisplay, smemtoreg);
2
3
    input [5:0] opcode;
    input ready, clk;
4
    output reg halt, reset, sreg, smux5, smem, sdisplay, smemtoreg, smux32;
5
    output reg [1:0] smux16;
6
    output reg [2:0] smuxPC;
7
    output reg [3:0] salu;
8
9
    always@(opcode or ready)
10
    begin
11
       case(opcode)
12
         6'b000000:
         begin
14
           halt = 0;
15
           reset = 0;
16
           sreg = 0;
17
           smux5 = 0;
18
           smem =0;
19
20
           sdisplay = 0;
           smemtoreg =0;
21
           smux32 = 0;
22
23
           smux16 = 2'b00; //1:0 2'b
           smuxPC = 3'b000; //2:0 3'b
24
           salu = 4'b0000; // 3:0 4'b
25
         end
26
27
         6'b000001:
         begin
28
           halt = 0;
29
           reset = 0;
30
           sreg = 1;
31
           smux5 = 0;
32
           smem =0;
33
           sdisplay = 0;
34
           smemtoreg =0;
35
           smux32 = 0;
36
           smux16 = 2'b00; //1:0
37
           smuxPC = 3'b000; //2:0
38
           salu = 4'b0000; //3:0
39
40
         end
```

```
6'b000010:
41
          begin
42
            halt = 0;
43
            reset = 0;
44
            sreg = 1;
45
46
            smux5 = 1;
           smem =0;
47
            sdisplay = 0;
48
            smemtoreg =0;
49
            smux32 = 1;
50
            smux16 = 2'b00; //1:0
51
            smuxPC = 3'b000; //2:0
52
            salu = 4'b0000; //3:0
53
          end
54
          6'b000011:
55
          begin
56
            halt = 0;
57
            reset = 0;
58
            sreg = 1;
59
            smux5 = 0;
60
           smem =0;
61
            sdisplay = 0;
62
            smemtoreg =0;
63
            smux32 = 0;
64
            smux16 = 2'b00; //1:0
65
            smuxPC = 3'b000; //2:0
66
            salu = 4'b0010; //3:0
67
          end
68
          6'b000100:
69
70
          begin
71
            halt = 0;
            reset = 0;
72
            sreg = 1;
73
74
            smux5 = 0;
           smem =0;
75
            sdisplay = 0;
76
            smemtoreg =0;
77
            smux32 = 0;
78
            smux16 = 2'b00; //1:0
79
            smuxPC = 3'b000; //2:0
80
            salu = 4'b0001; //3:0
81
          end
82
          6'b000101:
83
          begin
84
            halt = 0;
85
            reset = 0;
86
            sreg = 1;
87
```

```
smux5 = 1;
88
            smem =0;
89
             sdisplay = 0;
90
             smemtoreg =0;
91
             smux32 = 1;
92
93
             smux16 = 2'b00; //1:0
            smuxPC = 3'b000; //2:0
94
             salu = 4'b0001; //3:0
95
          end
96
          6'b000110:
97
          begin
98
             halt = 0;
99
             reset = 0;
100
             sreg = 1;
101
            smux5 = 0;
102
            smem =0;
103
             sdisplay = 0;
104
             smemtoreg =0;
105
            smux32 = 0;
106
            smux16 = 2'b00; //1:0
107
            smuxPC = 3'b000; //2:0
108
             salu = 4'b0011; //3:0
109
          end
110
          6'b000111:
111
          begin
112
             halt = 0;
113
114
             reset = 0;
             sreg = 1;
115
             smux5 = 0;
116
117
            smem =0;
118
             sdisplay = 0;
             smemtoreg =0;
119
            smux32 = 0;
120
121
             smux16 = 2'b00; //1:0
            smuxPC = 3'b000; //2:0
122
             salu = 4'b0100; // 3:0
123
          end
124
          6'b001000:
125
          begin
126
             halt = 0;
127
128
             reset = 0;
             sreg = 1;
129
             smux5 = 0;
130
            smem =0;
131
             sdisplay = 0;
132
             smemtoreg =0;
133
             smux32 = 0;
134
```

```
smux16 = 2'b00; //1:0
135
            smuxPC = 3'b000; //2:0
136
            salu = 4'b0101; // 3:0
137
          end
138
          6'b001001:
139
140
          begin
            halt =0;
141
            reset = 0;
142
             sreg = 1;
143
            smux5 = 0;
144
            smem =0;
145
            sdisplay = 0;
146
            smemtoreg =0;
147
            smux32 = 0;
148
            smux16 = 2'b00; //1:0
149
            smuxPC = 3'b000; //2:0
150
            salu = 4'b0110; // 3:0
151
          end
152
          6'b001010:
153
          begin
154
            halt =0;
155
            reset = 0;
156
             sreg = 1;
157
            smux5 = 0;
158
            smem =0;
159
            sdisplay = 0;
160
            smemtoreg =0;
161
            smux32 = 0;
162
            smux16 = 2'b00; //1:0
163
            smuxPC = 3'b000; //2:0
164
165
            salu = 4'b0111; // 3:0
          end
166
          6'b001011:
167
          begin
168
            halt =0;
169
            reset = 0;
170
171
             sreg = 1;
            smux5 = 0;
172
            smem =0;
173
             sdisplay = 0;
174
            smemtoreg =0;
175
            smux32 = 0;
176
            smux16 = 2'b00; //1:0
177
            smuxPC = 3'b000; //2:0
178
            salu = 4'b1111; //3:0
179
          end
180
          6'b001100:
181
```

```
begin
182
             halt = 0;
183
             reset = 0;
184
             sreg = 1;
185
             smux5 = 0;
186
             smem =0;
187
             sdisplay = 0;
188
             smemtoreg =0;
189
             smux32 = 0;
190
             smux16 = 2'b00; //1:0
191
             smuxPC = 3'b000; //2:0
192
             salu = 4'b1000; //3:0
193
194
          end
          6'b001101:
195
          begin
196
             halt = 0;
197
             reset = 0;
198
             sreg = 1;
199
             smux5 = 0;
200
             smem =0;
201
             sdisplay = 0;
202
             smemtoreg =0;
203
             smux32 = 0;
204
             smux16 = 2'b00; //1:0
205
             smuxPC = 3'b000; //2:0
206
             salu = 4'b1001; //3:0
207
208
          end
209
          6'b001110:
          begin
210
211
             halt = 0;
212
             reset = 0;
             sreg = 1;
213
             smux5 = 0;
214
             smem =0;
215
             sdisplay = 0;
216
             smemtoreg =0;
217
             smux32 = 0;
218
             smux16 = 2'b00; //1:0
219
             smuxPC = 3'b000; //2:0
220
             salu = 4'b1010; //3:0
221
222
          6'b001111:
223
          begin
224
             halt = 0;
225
             reset = 0;
226
             sreg = 1;
227
             smux5 = 0;
228
```

```
smem =0;
229
             sdisplay = 0;
230
             smemtoreg =0;
231
            smux32 = 0;
232
            smux16 = 2'b00; //1:0
233
234
            smuxPC = 3'b000; //2:0
             salu = 4'b1100; //3:0
235
          end
236
          6'b010000:
237
          begin
238
             halt = 0;
239
             reset = 0;
240
             sreg = 1;
241
            smux5 = 0;
242
            smem =0;
243
             sdisplay = 0;
244
             smemtoreg =0;
245
            smux32 = 0;
246
            smux16 = 2'b00; //1:0
247
            smuxPC = 3'b000; //2:0
248
             salu = 4'b1011; //3:0
249
          end
250
          6'b010001:
251
          begin
252
             halt = 0;
253
             reset = 0;
254
             sreg = 0;
255
            smux5 = 0;
256
            smem =0;
257
             sdisplay = 0;
258
259
             smemtoreg =0;
            smux32 = 0;
260
            smux16 = 2'b00; //1:0
261
            smuxPC = 3'b001; //2:0
262
             salu = 4'b0001; //3:0
263
          end
264
          6'b010010:
265
          begin
266
             halt = 0;
267
             reset = 0;
268
             sreg = 0;
269
            smux5 = 0;
270
            smem =0;
271
             sdisplay = 0;
272
             smemtoreg =0;
273
             smux32 = 0;
274
             smux16 = 2'b00; //1:0
275
```

```
smuxPC = 3'b010; //2:0
276
             salu = 4'b0001; //3:0
277
          end
278
          6'b010011:
279
          begin
280
281
             halt = 0;
             reset = 0;
282
             sreg = 0;
283
             smux5 = 0;
284
            smem =0;
285
             sdisplay = 0;
286
             smemtoreg =0;
287
             smux32 = 0;
288
             smux16 = 2'b00; //1:0
289
            smuxPC = 3'b011; //2:0
290
             salu = 4'b0000; //3:0
291
          end
292
          6'b010100:
293
          begin
294
295
             halt = 0;
             reset = 0;
296
             sreg = 0;
297
             smux5 = 0;
298
            smem =0;
299
             sdisplay = 0;
300
             smemtoreg =0;
301
302
             smux32 = 0;
303
             smux16 = 2'b00; //1:0
            smuxPC = 3'b100; //2:0
304
305
             salu = 4'b0000; //3:0
306
          end
          6'b010101:
307
          begin
308
             halt = 1;
309
             reset = 0;
310
             sreg = 0;
311
             smux5 = 0;
312
            smem =0;
313
             sdisplay = 0;
314
             smemtoreg =0;
315
316
             smux32 = 0;
             smux16 = 2'b00; //1:0
317
            smuxPC = 3'b000; //2:0
318
             salu = 4'b0000; //3:0
319
          end
320
          6'b010110: //IN
321
          begin
322
```

```
if(ready==1)
323
               begin
324
               halt = 0;
325
326
               reset = 0;
               sreg = 1;
327
328
               smux5 = 1;
               smem =0;
329
               sdisplay = 0;
330
               smemtoreg =0;
331
               smux32 = 1;
332
               smux16 = 2'b10;
                                  //1:0
333
               smuxPC = 3'b000; //2:0
334
               salu =4'b0000;
                                 //3:0
335
               end
336
             else if (clk==1)
337
               begin
338
                 halt = 1;
339
                  reset = 0;
340
                  sreg = 0;
341
                 smux5 = 0;
342
                 smem =0;
343
                  sdisplay = 0;
344
                 smemtoreg =0;
345
                 smux32 = 0;
346
                 smux16 = 2'b00;
                                    //1:0 2'b
347
                 smuxPC = 3'b000; //2:0 3'b
348
                 salu =4'b0000;
                                    //3:0 4'b
349
               end
350
          end
351
352
          6'b010111:
353
          begin
             halt = 0;
354
             reset = 0;
355
             sreg = 0;
356
             smux5 = 0;
357
            smem =0;
358
             sdisplay = 1;
359
             smemtoreg =0;
360
             smux32 = 0;
361
             smux16 = 2'b00; //1:0
362
             smuxPC = 3'b000; //2:0
363
             salu = 4'b0000; //3:0
364
          end
365
          6'b011000:
366
          begin
367
             halt = 0;
368
             reset = 0;
369
```

```
370
             sreg = 1;
             smux5 = 1;
371
            smem =0;
372
373
             sdisplay = 0;
             smemtoreg =1;
374
375
             smux32 = 1;
             smux16 = 2'b00; //1:0
376
            smuxPC = 3'b000; //2:0
377
             salu = 4'b0000; //3:0
378
379
          end
          6'b011001:
380
          begin
381
382
             halt = 0;
             reset = 0;
383
             sreg = 1;
384
             smux5 = 1;
385
            smem =0;
386
             sdisplay = 0;
387
             smemtoreg =0;
388
389
             smux32 = 1;
             smux16 = 2'b00; //1:0
390
            smuxPC = 3'b000; //2:0
391
             salu = 4'b0000; //3:0
392
          end
393
          6'b011010:
394
          begin
395
396
             halt = 0;
397
             reset = 0;
398
             sreg = 1;
399
             smux5 = 1;
400
            smem =0;
             sdisplay = 0;
401
             smemtoreg =0;
402
             smux32 = 1;
403
            smux16 = 2'b01; //1:0
404
            smuxPC = 3'b000; //2:0
405
             salu = 4'b0000; //3:0
406
          end
407
          6'b011011:
408
          begin
409
410
             halt = 0;
             reset = 0;
411
             sreg = 1;
412
             smux5 = 0;
413
             smem =0;
414
             sdisplay = 0;
415
             smemtoreg =0;
416
```

```
smux32 = 0;
417
            smux16 = 2'b00; //1:0
418
            smuxPC = 3'b000; //2:0
419
             salu = 4'b1101; //3:0
420
          end
421
422
          6'b011100:
          begin
423
             halt = 0;
424
             reset = 0;
425
             sreg = 1;
426
            smux5 = 0;
427
            smem =0;
428
             sdisplay = 0;
429
             smemtoreg =0;
430
            smux32 = 0;
431
             smux16 = 2'b00; //1:0
432
            smuxPC = 3'b000; //2:0
433
             salu = 4'b1110; //3:0
434
          end
435
          6'b011101:
436
          begin
437
             halt = 0;
438
             reset = 0;
439
             sreg = 0;
440
            smux5 = 1;
441
            smem = 1;
442
             sdisplay = 0;
443
             smemtoreg =0;
444
            smux32 = 1;
445
            smux16 = 2'b00; //1:0
446
447
            smuxPC = 3'b000; //2:0
             salu = 4'b0000; //3:0
448
          end
449
          default:
450
          begin
451
             halt = 0;
452
             reset = 1;
453
             sreg = 0;
454
            smux5 = 0;
455
            smem =0;
456
             sdisplay = 0;
457
             smemtoreg =0;
458
             smux32 = 0;
459
             smux16 = 2'b00; //1:0
460
            smuxPC = 3'b000; //2:0
461
             salu = 4'b0000; //3:0
462
          end
463
```

```
464 endcase
465 end
466
467 endmodule
```