

1ª Questão) Considere o trecho de programa no quadro abaixo e os conteúdos iniciais de registradores e posições de memória relevantes. Convenções: X – bolha, F - flush do pipeline, -- para estágio não usado, \_ adiantamento ou leitura após escrita no mesmo ciclo. Estágios do pipeline: BI(Busca), DI (Decodificação), EX (Execução) MEM (Memória) WB (Writeback)

<b>addi \$t4, \$zero, 2</b> <b>root : add \$t1, \$t2, \$t3</b> <b>addi \$t5, \$t1, \$t4</b> <b>lw \$t3, 0x100(\$t1)</b> <b>sw \$t3, 0x200(\$t1)</b> <b>subi \$t4, \$t4, 2</b> <b>beq \$t4, \$t3, root</b> <b>addi \$t3, \$t3, 0x100</b>	<b>Conteúdos iniciais da memória e dos registradores relevantes:</b> <b>\$t1=0x100, \$t2=0x100, \$t3=0x100, \$t4=0x100</b> <b>Mem [0x100-0x103]= 0x002345AB</b> <b>Mem [0x200-0x203]= 0x0000000A</b> <b>Mem [0x300-0x303]= 0x00000000</b> <b>Mem [0x400-0x403]= 0x00CD5F00</b>
--	---

- Simule a execução completa do programa (**com e sem** unidade de adiantamento).
- O que a unidade de adiantamento (forward) está fazendo durante o quinto sexto de execução? Se algumas comparações estiverem sendo feitas, mencione-as.
- Simule a execução completa do programa, com unidade de adiantamento e um preditor de 02 bits. Assuma estado inicial igual 01.

