


Electrònica i portes lògiques

- 1. a) Quina és la intensitat, la tensió i la potència dissipada a la resistència de càrrega del circuit de la figura?
- b) I si s'inverteix el díode?




- 2. La tensió llindar del díode del circuit de les figures és de 0.7 V.
- a) Quina és la tensió al punt A de la figura de l'esquerra?
- b) I al punt *B* de la figura de la dreta?
- c) I si s'inverteixen els díodes?







- 3. La tensió llindar del díode del circuit de la figura és $V_y = 0.7 \text{ V}$ i la capacitat del condensador és de 1 nF.
- a) Quina és la càrrega del condensador un cop assolit el règim estacionari?
- b) I si s'inverteix el díode?




4. La tensió de tall d'un LED és $V_7 = 1.3$ V, i la intensitat màxima que pot suportar és de 100 mA. Com l'hem de connectar al circuit de la figura perquè il·lumini? Quin ha de ser el valor mínim de R?



5. Quina potència consumeixen el LED i la resistència del circuit de la figura?



- **6**. Digueu si el díode del circuit de la figura està treballant en la zona Zener i calculeu la intensitat que circula per cada resistència i el díode quan
- a) $V_Z = 18 \text{ V}$
- b) $V_Z = 10 \text{ V}$
- c) $V_Z = 14 \text{ V}$




- 7. El díode Zener del circuit de la figura es caracteritza per una tensió llindar $V_T = 0.7 \text{ V}$ i una tensió Zener $V_Z = 10 \text{ V}$.
- a) Quina és la potència dissipada a cadascuna de les resistències i al díode?
- b) I si invertim la polaritat de la bateria?

$$\begin{array}{c|c}
\hline
R_1 = 3 \text{ k}\Omega \\
\hline
20 \text{ V}
\end{array}$$

$$V_Z = 10 \text{ V}$$

$$V_{\gamma} = 0.7 \text{ V}$$

- **8**. a) Quines són la intensitat, la tensió i la potència dissipada a les resistències i al díode del circuit de la figura?
- b) Si la tensió de la font disminueix progressivament des de 18 fins a 0 V, per a quin valor el díode deixarà de conduir?




- 9. Calculeu la intensitat que circula per les dues resistències del circuit de la figura si entre els punts A i B hi connectem
- a) un díode ideal ($V_x = 0$) amb l'ànode (zona p) connectat en el punt B,
- b) un díode ideal però amb l'ànode connectat en el punt A,
- c) un díode Zener amb $V_Z = 6 \text{ V i } V_y = 0.7 \text{ V que té l'ànode connectat en el punt } B$,
- d) el mateix díode de l'apartat c) però amb l'ànode connectat en el punt A,
- e) un díode Zener amb $V_Z = 12 \text{ V i } V_T = 0.7 \text{ V que té l'ànode connectat en el punt } B$.

$$R_1 = 350 \Omega$$


$$A$$

$$R_2 = 1 k\Omega$$

- 10. Si V_A i V_B poden valer 0 o 5 V, a quina porta lògica correspon el circuit de
- a) l'esquerra
- b) la dreta




- 11. Un transistor NMOS d'enriquiment caracteritzat per $V_T = 2 \text{ V i } \beta = 200 \ \mu\text{A/V}^2$, té el terminal de la font connectat a terra i la porta connectada a 3 V. Determineu en quina regió treballa i el valor del corrent de drenador per:
- a) $V_D = 0.5 \text{ V}$
- b) $V_D = 5 \text{ V}$
- 12. Fent servir l'expressió vàlida quan un NMOS d'enriquiment opera a la regió òhmica, determineu l'expressió per la resistència font-drenador (definida com $r_{DS} = V_{DS}/I_D$) quan V_{DS} és petit (podem menysprear el terme V_{DS}^2). Determineu el seu valor per un transistor caracteritzat per $V_T = 1$ V, $\beta = 200 \, \mu \text{A/V}^2$, quan opera amb $V_{GS} = 5$ V.
- 13. Per a un NMOS d'enriquiment, tenim que per a valors petits de V_{DS} , la intensitat és proporcional a $(V_{GS}-V_T)V_{DS}$. Determineu la constant de proporcionalitat pel dispositiu representat pel gràfic de la figura, i doneu el rang de resistències font-drenador quan V_{GS} varia entre 2 V i 5 V. $(V_T=1\ V)$.




- **14**. Per un transistor NMOS d'enriquiment amb $V_T = 2$ V circula un corrent de 1 mA quan $V_{GS} = V_{DS} = 3$ V. Determineu:
- a) el valor del corrent quan $V_{GS} = 4 \text{ V i } V_{DS} = 5 \text{ V}$
- b) el valor de la resistència r_{DS} quan $V_{GS} = 4 \text{ V}$

- **15**. Un transistor NMOS d'enriquiment, amb $V_T = 1$ V, té aplicada una tensió $V_{DS} = 5$ V. Per a quins valors de V_{GS} el transistor treballa a la regió òhmica?
- 16. La figura mostra un circuit amb un transistor MOS d'enriquiment de canal n. Si els seus paràmetres característics són $V_T = 1$ V i $\beta = 0.125$ mA/V², determineu I_D i V_{DS} quan V_{GS} és igual a: a) 0.5 V, b) 5 V i c) 16 V




- 17. Els paràmetres característics del MOS de la figura són $V_T = 2.5 \text{ V i } \beta = 2.56 \text{ mA/V}^2$.
- a) Quin valor de V_{GS} fa que $I_D = 4$ mA.
- b) Suposem ara que $V_{GS} = 6$ V. Calculeu I_D , V_{DS} i digueu quina és la zona d'operació del transistor.




18. Quan V_{GS} = 5 V, el MOS del circuit de la figura està en la regió de saturació i

 $I_D = 1 \text{ mA}$. Si la seva tensió llindar és $V_T = 1 \text{ V}$, trobeu V_{DS} quan


- a) $V_{GS} = 0 \text{ V}$,
- b) $V_{GS} = 5 \text{ V}.$
- c) Si ara augmentem la resistència de drenador a 50 k Ω i mantenim V_{GS} = 5 V, quan valdrà V_{DS} ?




19. Els paràmetres característics del MOS de la figura són $V_T = 1 \text{ V i } \beta = 0.04 \text{ mA/V}^2$. Determineu el potencial de sortida V_{out} , quan el d'entrada val 0 V i 5 V.




20. Determineu el valor de R_D en el circuit de la figura, i el valor efectiu de la resistència font-drenador (r_{DS}) . $(V_T = 1 \text{ V}, \beta = 1 \text{ mA/V}^2)$




21. Determineu els valors de les resistències del circuit de la figura de forma que la intensitat de drenador sigui de 0.4 mA i V_D = 1 V. Els paràmetres del transistor són V_T = 2V i β = 800 μ A/V².




22. Determineu el valor de R i V_D per tal que circuli una intensitat de 0.4 mA pel circuit de la figura. Els paràmetres del transistor són V_T = 2V i β = 200 μ A/V².




23. Determineu per a quins valors de V_{DD} el corrent I_D no és nul. Si V_{DD} =5 V, quin és aquest valor? Considereu que els paràmetres característics del MOS són V_T = 1 V i β = 0.04 mA/V²



24. Determineu el corrent que circula pel transistor de la figura, caracteritzat per $V_T = 0.4~V~i~\beta = 1100~\mu A/V^2$. Si la tensió de la porta augmenta en 10 mV, com canvia la tensió del drenador? pot haver-hi amplificació?



25. Determineu el potencial de sortida de l'inversor de la figura quan: (a) la tensió d'entrada és zero; (b) la tensió d'entrada és 5 V. Els dos transistors estan caracteritzats pels paràmetres: $V_T = 1V$, $\beta = 40 \mu A/V^2$



26. Analitzeu el circuit de la figura i determineu les tensions de porta, drenador i font, junt amb la intensitat de drenador. Els paràmetres del transistor són $V_T = 1$ V i $\beta = 1$ mA/V².


$$V_{DD} = 10V$$

$$R_{1} = 10 \text{ k}\Omega$$


$$R_{2} = 10 \text{ k}\Omega$$

$$R_{3} = 6 \text{ k}\Omega$$


- 27. Un transistor PMOS d'enriquiment està caracteritzat per V_T = 2V i β = 100 μ A/V². Si la porta està connectada al terra i la font a +5 V, quin és el voltatge més gran que es pot aplicar al drenador mentre el dispositiu opera en saturació? Determineu el corrent per V_D = 5 V
- 28. El transistor PMOS de la figura està caracteritzat per $V_T = -2V$. Determineu els valors de β i R per tal que el corrent sigui de 0.1 mA i $V_D = 7$ V.



29. Determineu el valor de les resistències R_2 i R_D de forma que el transistor de la figura operi a la regió de saturació amb una intensitat de 0.5 mA i $V_D = 3$ V ($V_T = -1$ V i $\beta = 1$ mA/V²). Quin és el màxim valor possible de R_D per tal que es mantingui a la regió de saturació?




30. Determineu la regió d'operació del transistor de la figura quan V_1 disminueixi des de V_{DD} fins a zero ($V_{DD} = 2.5 \text{ V}$, $V_T = -0.5 \text{ V}$).




31. Deduïu les expressions per t_{PHL} , $t_{PLH.}$ i t_P , recordant que els dos primers corresponen al temps transcorreguts per tal que la tensió de sortida de l'inversor CMOS sigui la meitat de la tensió d'alimentació, i t_P és la seva mitjana (considereu que $V_T = 0.2 \ V_{DD}$). Relacioneu t_P amb el temps característic (τ) del circuit RC corresponent.


- **32**. La capacitat de càrrega efectiva d'un inversor CMOS és de 70 fF, i està connectat a una tensió V_{DD} = 5 V. Els paràmetres corresponents al NMOS i PMOS són: $\beta_P = \beta_N = 0.1 \text{ mA/V}^2$, V_{TN} = 1 V, V_{TP} = -1 V. Determineu:
- a) el valor dels temps de retràs t_{PHL}, t_{PLH} i t_P.
- b) si s'augmenta la capacitat en 0.1 pF, com canviaran els temps de retràs
- c) la potència dinàmica que dissipa en aquest cas si el rellotge va a una freqüència de 100 MHz?
- d) si l'entrada passa sobtadament de 0 a 5 V, el temps que trigarà la sortida a baixar a 0.1 V assumint el comportament típic d'un circuit RC ($t_P = \tau \ln 2$).
- 33. Un inversor CMOS en un circuit VLSI opera a una tensió de font de 5 V i està caracteritzat per $\beta_P = \beta_N = 0.04$ mA/V², i $V_{TN} = 1$ V, $V_{TP} = -1$ V. Si la capacitat de càrrega és de 0.1 pF, determineu:
- a) els temps de retràs.
- b) si l'entrada passa sobtadament de 5 V a 0V, el temps que triga la sortida per arribar a 4.8 V, assumint el comportament típic d'un circuit RC ($t_P = \tau \ln 2$).
- **34**. Determineu quines són les següents portes fetes amb NMOS. Construïu per cada cas una taula amb les entrades (V_A, V_B) , l'estat de cada transistor (ON/OFF), les intensitats de drenador $(0, \neq 0)$, i la sortida (V_O) .



35. Determineu quines són les següents portes fetes amb PMOS. Considereu que estan fetes amb lògica negativa, és a dir que una tensió negativa diferent de zero correspon al valor lògic 1.



- **36**. Feu els esquemes d'una porta NAND i una NOR utilitzant lògica CMOS.
- 37. Construïu una porta AND i una OR utilitzant lògica CMOS.
- **38**. Determineu el circuit PULL-UP corresponent al PULL-DOWN del circuit de la figura i la funció lògica que implementa el circuit CMOS resultant.



- **39**. Construïu, amb lògica CMOS, el circuit que implementa A+B+C, i la modificació que cal per obtenir A+B+C.
- **40**. Feu un esquema del circuit CMOS que implementa la funció lògica $\overline{A(B+CD)}$.

Solucions dels problemes d'electrònica i portes lògiques

- 1. a) 30.4 mA, 14.3 V i 0.435 W; b) 0 A, 0 V i 0 W
- **2** a) $V_A = 0.7 \text{ V}$; b) $V_B = 0$; c) $V_A = 5 \text{ V}$ i $V_B = 4.3 \text{ V}$
- **3**. a) 20 nC : b) 0.7 nC
- 4. Amb la regió p a punt A. $R \ge 37 \Omega$
- 5. $P_{LED} = 48.1 \text{ mW i } P_R = 136.9 \text{ mW}$
- **6**. a) no treballa a la zona Zener, $I_1 = I_2 = 6.52$ mA, $I_Z = 0$.
 - b) treballa a la zona Zener, $I_1 = 16.67 \text{ mA}$, $I_2 = 5 \text{ mA}$, $I_Z = 11.67 \text{ mA}$
 - c) no treballa a la zona Zener, $I_1 = I_2 = 6.52$ mA, $I_Z = 0$.
- 7. a) $P_1 = 48 \text{ mW}$, $P_2 = 32 \text{ mW}$, $P_d = 0 \text{ W}$
 - b) $P_1 = 124 \text{ mW}$, $P_2 = 0.245 \text{ mW}$, $P_d = 4.26 \text{ W}$
- 8. a) $V_1 = 8 \text{ V}$, $V_2 = V_Z = 10 \text{ V}$, $I_1 = 29.63 \text{ mA}$, $I_Z = 19.63 \text{ mA}$, $I_2 = 10 \text{ mA}$, $P_1 = 237 \text{ mW}, P_2 = 100 \text{ mW}, P_Z = 196 \text{ mW}$ b) 12.7 V
- **9**. a) $I_1 = I_2 = 11.85 \text{ mA}$; b) $I_1 = 45.7 \text{ mA}$ i $I_2 = 0 \text{ mA}$; c) $I_1 = 28.57 \text{ mA}$ i $I_2 = 6 \text{ mA}$; d) $I_1 = 43.7 \text{ mA}$ i $I_2 = 0.7 \text{ mA}$;
 - e) $I_1 = I_2 = 11.85 \text{ mA}$
- 10. a) AND; b) OR
- 11. a) Ohmica, 75 μA; b) Saturació, 100 μA.
- **12**. $r_{DS} = 1/[\beta(V_{GS} V_T)]$, 1.25 kΩ
- **13**. 0.5 mA/V², 2 kΩ a 0.5 kΩ
- **14**. a) 4 mA; b) 250 Ω
- 15. $V_{GS} > 6 V$
- **16**. a) 0 mA i 20 V; b) 1 mA i 16.4 V; c) 4.8 mA i 2.8 V
- 17. a) 4.27 V; b) 5.7 mA, 0.7 V, zona òhmica
- **18**. a) 20 V; b) 16.4 V; c) 0.86 V
- 19. a) 5 V; b) 2.34 V
- **20**. $R_D = 12.4 \text{ k}\Omega$, $r_{DS} = 253 \Omega$
- **21**. $R_D = 10 \text{ k}\Omega$, $R_S = 5 \text{ k}\Omega$
- **22**. $V_D = 4 V$, $R_D = 15k\Omega$
- **23**. $V_{DD} > 1 \text{ V}$, $I_D = 0.33 \text{ mA}$
- 24. 0.198 mA; varia en 33 mV, pot amplificar.
- **25**. a) 4 V; b) 1.17 V
- **26**. $V_G = 5 \text{ V}, V_S = 3 \text{ V}, V_D = 7 \text{ V}, I_D = 0.5 \text{ mA}$
- 27.2 V; 0.45 mA
- **28**. $R = 70 \text{ k}\Omega$, $\beta = 0.2 \text{ mA/V}^2$
- **29**. $R_2 = 3 M\Omega$, $R_D = 6 k\Omega$, $R_D^{max} = 8 k\Omega$

30 0 V<V₁<0.5 V òhmica; 0.5 V<V₁<2 V saturació; 2 V< V₁< 2.5 V tall.

31 $t_P = \tau \ln 2$

32 a)
$$t_{PHL} = t_{PLH} = t_{P} = 238 \text{ ps}$$
; b) $t_{PHL} = t_{PLH} = t_{P} = 578 \text{ ps}$; c= 173 μ W; d) 5.6 t_{P}

33 a) $t_{PHL} = t_{PLH} = t_P = 0.85 \text{ ns}$; b) 4.6 t_P

34 a) NOR; b) NAND; c) AND; d) OR)

35 a) NAND; b) NOR)

- **36** NAND: els nMOS estan connectats en sèrie iels pMOS en paral·lel; NOR: nMOS en paral·lel i pMOS en sèrie.
- **37** Cal connectar un inversor CMOS a la sortida de les respectives portes NAND i NOR.
- **38** Els pMOS corresponents a A i B hauran d'estar connectats en paral·lel i el conjunt connectat en sèrie al pMOS que vagi connectat al C. La funció lògica serà la negació de AB+C
- **39** Tres nMOS connectats en paral·lel a la part PULL-DOWN, i tres pMOS en sèrie a la PULL-UP. La modificació per obtenir A+B+C és connectar un inversor CMOS a la sortida.
- **40** A la part PULL-DOWN (transistors nMOS): C i D connectats en sèrie, el conjunt en paral·lel amb B, i finalment el resultant en sèrie amb el A. Pel que fa al PULL-UP cal canviar intercanviar sèrie per paral·lel en cada cas.