ET13a (El computador SISC Von Neumann) Exercicis per avaluar objectius de nivell B

(*) Exercici 13.1

Determineu els valors dels registres i els senyals de control en els 16 primers cicles de l'execució del següent fragment de programa en el processador SISC von Newmann. La primera instrucció que s'executa és la que està a la posició 0x1000 de la memòria.

Memòria					
adreça	MEM _w [adreça]				
0x1000	MOVI R2, 0x64				
0x1002	LD R2, 2(R2)				
0x1004	CMPLT R1, R1, R2				
0x1006	BNZ R1, -3				

<u>M</u> emòria				
adreça	MEM _w [adreça]			
0x0060	0x3900			
0x0062	0xAF01			
0x0064	0x0000			
0x0066	0x0060			
0x0068	0x38F1			
0x006A	0x234A			

Registres					
Rx	Contingut				
R1	0x8454				
R2	0x5656				
R3	0xFFFF				
R4	0x0000				
R5	0x0002				
R6	0x0006				

Ompliu la següent taula amb el valor que tenen els senyals de control al final de cada cicle (just abans d'arribar el flanc ascendent del rellotge) i el contingut del registres en cada cicle. Poseu "X" a les senyals i als registres RA i RB sempre que el seu valor sigui desconegut o no importi. En canvi, a la resta de registres només poseu X quan el seu valor sigui desconegut. Els continguts del registres i dels senyals de més de 3 bits poseu-los en hexadecimal.

Solució Exercici 13.1

Perquè pugueu diferenciar els valors desconeguts dels que no importen, en aquesta solució hem posat X als valors desconeguts i hem posat en vermell els valors coneguts que no importen.

	Cicle 1	Cicle 2	Cicle 3	Cicle 4	Cicle 5	Cicle 6	Cicle 7	Cicle 8
Estat	F	D	Movi	F	D	Addr	Ld	F
@ A	XXX	010	010	XXX	010	010	010	XXX
@B	XXX	001	001	XXX	010	010	010	XXX
Pc/Rx	1	1	Х	1	1	0	Х	1
Ry/N	0	0	0	0	0	0	Χ	0
ОР	00	00	10	00	00	00	XX	00
F	100	100	001	100	100	100	XXX	100
P/i/l/a	XX	XX	00	XX	XX	XX	01	XX
@D	XXX	XXX	010	XXX	XXX	XXX	010	XXX
WrD	0	0	1	0	0	0	1	0
Wr-Out	0	0	0	0	0	0	0	0
Rd-In	0	0	0	0	0	0	0	0
Wr-Mem	0	0	0	0	0	0	0	0
Ldlr	1	0	Х	1	0	0	Χ	1
LdPc	1	0	0	1	0	0	0	1
Byte	0	Х	Х	0	Х	Х	0	0
Alu/R@	1	Χ	Χ	1	Х	Х	Χ	1
R@/Pc	0	Χ	Χ	0	Х	Х	1	0
N	0002	00C8	0064	0002	FF04	0002	XXXX	0002
ADDR-IO	XX	64	64	XX	82	82	82	XX
IR	XXXX	9464	9464	XXXX	3482	3482	3482	XXXX
RX	XXXX	XXXX	5656	5656	XXXX	0064	0064	0064
RY	XXXX	XXXX	8454	8454	XXXX	0064	0064	0064
R@	XXXX	1002	10CA	0064	1004	0F08	0066	XXXX
PC	1000	1002	1002	1002	1004	1004	1004	1004
R1	8454	8454	8454	8454	8454	8454	8454	8454
R2	5656	5656	5656	0064	0064	0064	0064	0060

	Cicle 9	Cicle 10	Cicle 11	Cicle 12	Cicle 13	Cicle 14	Cicle 15	Cicle 16
Estat	D	Стр	F	D	Bnz	F	D	Addr
@ A	001	001	XXX	001	001	XXX	010	010
@B	010	010	XXX	111	111	XXX	010	010
Pc/Rx	1	0	1	1	0	1	1	0
Ry/N	0	1	0	0	Х	0	0	0
ОР	00	01	00	00	10	00	00	00
F	100	000	100	100	000	100	100	100
P/i/l/a	XX	00	XX	XX	XX	XX	XX	XX
@D	XXX	001	XXX	XXX	XXX	XXX	XXX	XXX
WrD	0	1	0	0	0	0	0	0
Wr-Out	0	0	0	0	0	0	0	0
Rd-In	0	0	0	0	0	0	0	0
Wr-Mem	0	0	0	0	0	0	0	0
Ldlr	0	Х	1	0	Х	1	0	0
LdPc	0	0	1	0	1	1	0	0
Byte	Х	Х	0	Х	Х	0	Х	Х
Alu/R@	Х	Х	1	Х	0	1	Х	Х
R@/Pc	Х	Х	0	Х	Х	0	Х	Х
N	FF10	XXXX	0002	FFFA	XXXX	0002	FF04	0002
ADDR-IO	88	88	XX	FD	FD	XX	82	82
IR	1288	1288	XXXX	83FD	83FD	XXXX	3482	3482
RX	XXXX	8454	8454	XXXX	0001	0001	XXXX	0060
RY	XXXX	0060	0060	XXXX	XXXX	XXXX	XXXX	0060
R@	1006	0F16	0001	1008	1002	0001	1004	0F08
PC	1006	1006	1006	1008	1008	1002	1004	1004
R1	8454	8454	0001	0001	0001	0001	0001	0001
R2	0060	0060	0060	0060	0060	0060	0060	0060