




MICROARQUITETURA SINGLE CYCLE EM FPGA

Projeto final Laboratório de Sistemas Digitais

Víctor César Teixeira Santos



SUMÁRIO

<div>0001</div> <div>OBJETIVOS</div> <div>Planejamento e resultados esperados</div>	<div>0010</div> <div>INTRODUÇÃO</div> <div>Conceitos necessários ao projeto.</div>	<div>0011</div> <div>MÉTODOS</div> <div>Implementação do projeto.</div>
<div>0100</div> <div>RESULTADOS</div> <div>Arquivos gerados; Simulação funcional; Simulação na placa</div>	<div>0101</div> <div>CONCLUSÃO</div> <div>Melhorias; Pipeline</div>	

0x003




OBJETIVOS


Planejamento e resultados esperados




OBJETIVOS



Projeto de uma Microarquitetura Single Cycle de um processador MIPS em VHDL. Simulação funcional



Obtenção e análise do circuito prático. Análise de clock.



Implementação em uma FPGA

0x005



INTRODUÇÃO

Conceitos necessários ao projeto.



MIPS

- MIPS (Microprocessor without Interlocked Pipeline Stages) é um processador criado em 1984 que utiliza a arquitetura de conjunto de instruções MIPS;
- Processador do tipo RISC (Reduced Instruction Set Computer);
- Há 111 instruções com 32 bits cada.
- A partir da instrução em assembly há a conversão em código de máquina, entendível ao computador;

Exemplo de instrução:


```
lw $s0, 40($t2)
```

Mnemônico

Registrador de destino


Offset

Endereço base




MICROARQUITETURA

- Ligação entre a lógica e a arquitetura através do arranjo de blocos lógicos como ALUs, Registradores, Memórias, etc.
- Também denominada como Organização de Computadores;
- Arquitetura MIPS pode ter diferentes microarquiteturas: *Single Cycle*, *Multicycle*, *Single Cycle com Pipeline*;
- *Single Cycle* define que todas as instruções são executadas por completo em um único ciclo de clock




0x008



VHDL E FPGA

- VHDL: VHSIC (Very High Speed Integrated Circuit) Hardware Description Language: Linguagem para descrever sistemas digitais e para realizar testes funcionais;
- FPGA: Circuito integrado cuja principal característica é poder ser (re)programado para uso específico após a sua manufatura.
- Descrição em VHDL deve ser sintetizada por um software e posteriormente carregada em uma placa FPGA;



0x00A




MÉTODOS


Realização do projeto




ABSTRAÇÃO E DESCRIÇÃO



PRIMEIRO ESQUEMÁTICO



SEGUNDO ESQUEMÁTICO



TESTES E IMPLEMENTAÇÃO

04

• UNIÃO DOS BLOCOS

A união dos blocos básicos aumenta o nível de abstração até formar toda a microarquitetura

05

• TESTE UNIDADE

A cada aumento do nível de abstração, mais um teste realizado

06

IMPLEMENTAÇÃO FPGA

Com o código correto, simulado e sintetizado, o circuito era carregado na FPGA

TESTBENCH

Para os blocos mais simples, como MUX, Program Counter, Register File, etc. Utilizou-se valores “aleatórios” em um arquivo “.txt” de leitura e comparação;

```
ALU > @ tb_ALU.vhd
1  use ieee.std_logic_textio.all;
2  use std.textio.all;
3
4  entity tb_ALU is
5  end tb_ALU;
6
7  architecture test of tb_ALU is
8  component ALU is
9  port (
10     ALUControl : in  std_logic_vector(2 downto 0);
11     SrcA        : in  std_logic_vector(31 downto 0);
12     SrcB        : in  std_logic_vector(31 downto 0);
13     ZEROFlag    : out std_logic;
14     ALUResult   : out std_logic_vector(31 downto 0)
15  );
16 end component;
17
18 -- Clock period definitions
19 constant PERIOD : time := 20 ns;
20 constant DUTY_CYCLE : real := 0.5;
21 constant OFFSET : time := 5 ns;
22
23 file inputs_data_ALU : text open read_mode is "inputALU.txt";
24 file data_compare    : text open read_mode is "inputcompare.txt";
25 file outputs_data    : text open write_mode is "output.txt";
26 file outputs_data_comp : text open write_mode is "outputdata_comp.txt";
```

0x010

ARQUIVOS

Entrada entidade

```
ALU > inputALU.txt
1 000
2 00000000
3 00000010
4 001
5 00000000
6 00000010
7 010
8 00000000
9 00000010
10 110
11 00000000
12 00000010
13 111
14 00000000
15 00000010
16 000
17 00000001
18 00000010
19 001
20 00000001
21 00000010
22 010
23 00000001
24 00000010
25 110
26 00000001
27 00000010
28 111
29 00000001
30 00000010
```

Saída entidade

```
ALU > output.txt
1 ALUresult
2 00000000000000000000000000000000
3 ZEROFlag
4 1
5 -----
6 ALUresult
7 000000000000000000000000000010000
8 ZEROFlag
9 0
10 -----
11 ALUresult
12 000000000000000000000000000010000
13 ZEROFlag
14 0
15 -----
16 ALUresult
17 1111111111111111111111111110000
18 ZEROFlag
19 0
20 -----
21 ALUresult
22 00000000000000000000000000000001
23 ZEROFlag
24 0
25 -----
26 ALUresult
27 00000000000000000000000000000000
28 ZEROFlag
29 1
```

Entrada comparação

```
ALU > inputcompare.txt
1 00000000000000000000000000000000
2 1
3 000000000000000000000000000010000
4 0
5 000000000000000000000000000010000
6 0
7 1111111111111111111111111110000
8 0
9 00000000000000000000000000000001
10 0
11 00000000000000000000000000000000
12 1
13 000000000000000000000000000010001
14 0
15 000000000000000000000000000010001
16 0
17 1111111111111111111111111110001
18 0
19 00000000000000000000000000000001
20 0
21 00000000000000000000000000000000
22 1
23 000000000000000000000000000010010
24 0
25 000000000000000000000000000010010
26 0
27 1111111111111111111111111110010
28 0
29 00000000000000000000000000000001
```

Saída comparação

```
ALU > outputdata_comp.txt
1 ALU Result
2 GOOD
3 Zero Flag
4 Good
5 -----
6 ALU Result
7 GOOD
8 Zero Flag
9 Good
10 -----
11 ALU Result
12 GOOD
13 Zero Flag
14 Good
15 -----
16 ALU Result
17 GOOD
18 Zero Flag
19 Good
20 -----
21 ALU Result
22 GOOD
23 Zero Flag
24 Good
25 -----
26 ALU Result
27 GOOD
28 Zero Flag
29 Good
30 -----
```



0x011

TESTE UNIDADE

Em unidades em que a abstração é maior (DataPath, MIPS, MIPS Processor), foi utilizado um código teste simples de um conjunto de instruções. Os valores em binário foram retirados do programa MARS;


Address	Code	Basic	Source
0x00400000	0x20160064	addi \$22,\$0,100	1 addi \$s6, \$0, 100
0x00400004	0xac160028	sw \$22,40(\$0)	2 sw \$s6, 40(\$0)
0x00400008	0x8c0a0028	lw \$10,40(\$0)	3 lw \$t2, 40(\$0)
0x0040000c	0x02ca9820	add \$19,\$22,\$10	4 add \$s3, \$s6, \$t2
0x00400010	0x026aa022	sub \$20,\$19,\$10	5 sub \$s4, \$s3, \$t2
0x00400014	0x0276a824	and \$21,\$19,\$22	6 and \$s5, \$s3, \$s6
0x00400018	0x02b4b825	or \$23,\$21,\$20	7 or \$s7, \$s5, \$s4
0x0040001c	0x02758820	add \$17,\$19,\$21	8 add \$s1, \$s3, \$s5
0x00400020	0xac110028	sw \$17,40(\$0)	9 sw \$s1, 40(\$0)
0x00400024	0x8c080028	lw \$8,40(\$0)	10 lw \$t0, 40(\$0)
0x00400028	0x0000000c	syscall	11 syscall

0x012



RESULTADOS

Arquivos gerados, simulação funcional e simulação na placa



DATAPATH


```
DataPath > DataPath.vhd
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity DataPath is port(
6      Instr      : in std_logic_vector(31 downto 0);
7      Reset      : in std_logic;
8      clk        : in std_logic;
9      ReadData   : in std_logic_vector(31 downto 0);
10     RegWrite    : in std_logic;
11     RegDst      : in std_logic_vector(1 downto 0);
12     ALUSrc      : in std_logic;
13     MemtoReg    : in std_logic;
14     PCSrc       : in std_logic;
15     ALUControl_U : in std_logic_vector(2 downto 0);
16     ZEROFlag_U  : out std_logic;
17     PCOut       : out std_logic_vector(31 downto 0);
18     ALUOut      : out std_logic_vector(31 downto 0);
19     WriteData   : out std_logic_vector(31 downto 0)
20 );
21 end DataPath;
```

O Caminho de Dados é onde será instanciado os componentes como *Register File*, *Program Counter*, *ALU*, etc.


É a parte responsável por executar as operações sobre os dados recebidos da Memória de Dados.

As operações são definidas a partir da instrução sendo executada, e o controle dos components é feito a partir dos sinais recebidos da Unidade de Controle.

DATAPATH



DATAPATH



MAIN DECODER

```
Control Unit > MainDecoder.vhd
6  library IEEE;
7  use IEEE.std_logic_1164.all;
8  use IEEE.numeric_std.all;
9
10 entity maindecoder is
11     port(
12         OPM      : in std_logic_vector(5 downto 0);
13         MemToRegM : out std_logic;
14         MemWriteM : out std_logic;
15         BranchM   : out std_logic;
16         AluSrcM   : out std_logic;
17         RegDstM   : out std_logic_vector(1 downto 0);
18         RegWriteM : out std_logic;
19         jumpM     : out std_logic;
20         ALUopM    : out std_logic_vector(1 downto 0);
21     );
22 end maindecoder;
```

O *Main Decoder* faz parte da *Control Unit* e é responsável por gerar os sinais de controle para os componentes do *Data Path* MENOS DA ALU a partir do recebimento do *Opcode* da Instrução.

A partir dele pode-se estabelecer as instruções que o MIPS poderá suportar.

ALU DECODER

```
Control Unit > ALUDecoder.vhd
8  library IEEE;
9  use IEEE.std_logic_1164.all;
10 use IEEE.numeric_std.all;
11
12 entity ALUDecoder is
13     port(      FunctD      : in std_logic_vector(5 downto 0);
14             ALUOpD       : in std_logic_vector(1 downto 0);
15             ALUControlD   : out std_logic_vector(2 downto 0)
16     );
17 end ALUDecoder;
18
19 architecture ALUDecARCH of ALUDecoder is
20 begin
21     process (all)
22     begin
23         case ALUOpD is
24             when "00" =>
25                 ALUControlD <= "010"; --add
26             when "01" =>
27                 ALUControlD <= "110"; --subtract
```

O *ALU Decoder* também faz parte da *Control Unit* e é responsável por gerar os sinais de controle exclusivamente para a ALU.

O valor da saída pode ser estabelecido apenas pela leitura do *ALUOP* vindo diretamente do *Main Decoder* ou da leitura do campo *Funct* da instrução.

CONTROL UNIT


Control Unit > ControlUnit.vhd

```
1  library IEEE;
2  use ieee.std_logic_1164.all;
3
4  entity ControlUnit is
5      port(
6          OP          : in std_logic_vector (5 downto 0);
7          Funct       : in std_logic_vector (5 downto 0);
8          MemToReg    : out std_logic;
9          MemWrite    : out std_logic;
10         Zero        : in std_logic;
11         PCsrc       : out std_logic;
12         ALUControl  : out std_logic_vector(2 downto 0);
13         AluSrc      : out std_logic;
14         RegDst      : out std_logic_vector(1 downto 0);
15         RegWrite    : out std_logic;
16         Jump        : out std_logic;
17     );
18 end ControlUnit;
```

A *Control Unit* é a unidade em que o *Main Decoder* e o *ALU Decoder* fazem conexão entre si.


Sua função é gerar combinacionalmente os sinais para o controle dos componentes do *Data Path*. Dessa forma, a unidade de controle deve ter conhecimento da Instrução sendo realizada para estabelecimento dos sinais de saída.

CONTROL UNIT



0x01A

CONTROL UNIT




MIPS

```
MIPS > @ MIPS.vhd
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity MIPS is
6  port(
7      clk, reset : in std_logic;
8      Instruction : in std_logic_vector(31 downto 0);
9      ReadData    : in std_logic_vector(31 downto 0);
10     ALUOut       : out std_logic_vector(31 downto 0);
11     PC           : out std_logic_vector(31 downto 0);
12     WriteData    : out std_logic_vector(31 downto 0);
13     MemWrite     : out std_logic
14 );
15 end MIPS;
```

Essa unidade descreve a conexão entre a Unidade de Controle e o Caminho de Dados e sua comunicação entre a Memória de Dados e Memória de Instruções.


O processador MIPS é descrito separadamente da Memória de Dados e da Instrução de Memória.

MIPS



0x01D

MIPS



Address	Code	Basic	Source
0x00400000	0x20160064	addi \$22,\$0,100	1 addi \$s6, \$0, 100
0x00400004	0xac160028	sw \$22,40(\$0)	2 sw \$s6, 40(\$0)
0x00400008	0x8c0a0028	lw \$10,40(\$0)	3 lw \$t2, 40(\$0)
0x0040000c	0x02ca9820	add \$19,\$22,\$10	4 add \$s3, \$s6, \$t2
0x00400010	0x026aa022	sub \$20,\$19,\$10	5 sub \$s4, \$s3, \$t2
0x00400014	0x0276a824	and \$21,\$19,\$22	6 and \$s5, \$s3, \$s6
0x00400018	0x02b4b825	or \$23,\$21,\$20	7 or \$s7, \$s5, \$s4
0x0040001c	0x02758820	add \$17,\$19,\$21	8 add \$s1, \$s3, \$s5
0x00400020	0xac110028	sw \$17,40(\$0)	9 sw \$s1, 40(\$0)
0x00400024	0x8c080028	lw \$8,40(\$0)	10 lw \$t0, 40(\$0)
0x00400028	0x0000000c	syscall	11 syscall


MIPS PROCESSOR

```
MIPS Processor > @ MipsProcessor.vhd
1  library ieee;
2  use ieee.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5  entity MipsProcessor is
6      port(
7          clk          : in std_logic;
8          reset        : in std_logic;
9          Instr_MIPS   : out std_logic_vector(31 downto 0);
10         ReadData_MIPS : out std_logic_vector(15 downto 0);
11     );
12 end entity;
13
```


Essa unidade descreve a conexão entre a Unidade de Controle e o Caminho de Dados e sua comunicação entre a Memória de Dados e Memória de Instruções.

O processador MIPS é descrito separadamente da Memória de Dados e da Instrução de Memória.


MIPS PROCESSOR



MIPS PROCESSOR



MIPS PROCESSOR



Address	Code	Basic	Source
0x00400000	0x20160064	addi \$22,\$0,100	1 addi \$s6, \$0, 100
0x00400004	0xac160028	sw \$22,40(\$0)	2 sw \$s6, 40(\$0)
0x00400008	0x8c0a0028	lw \$10,40(\$0)	3 lw \$t2, 40(\$0)
0x0040000c	0x02ca9820	add \$19,\$22,\$10	4 add \$s3, \$s6, \$t2
0x00400010	0x026aa022	sub \$20,\$19,\$10	5 sub \$s4, \$s3, \$t2
0x00400014	0x0276a824	and \$21,\$19,\$22	6 and \$s5, \$s3, \$s6
0x00400018	0x02b4b825	or \$23,\$21,\$20	7 or \$s7, \$s5, \$s4
0x0040001c	0x02758820	add \$17,\$19,\$21	8 add \$s1, \$s3, \$s5
0x00400020	0xac110028	sw \$17,40(\$0)	9 sw \$s1, 40(\$0)
0x00400024	0x8c080028	lw \$8,40(\$0)	10 lw \$t0, 40(\$0)
0x00400028	0x0000000c	syscall	11 syscall

TESTE NA PLACA





Table 3-5 Pin Assignment of LEDs

Signal Name	FPGA Pin No.	Description	I/O Standard
LEDR0	PIN_A8	LED [0]	3.3-V LVTTTL
LEDR1	PIN_A9	LED [1]	3.3-V LVTTTL
LEDR2	PIN_A10	LED [2]	3.3-V LVTTTL
LEDR3	PIN_B10	LED [3]	3.3-V LVTTTL
LEDR4	PIN_D13	LED [4]	3.3-V LVTTTL
LEDR5	PIN_C13	LED [5]	3.3-V LVTTTL
LEDR6	PIN_E14	LED [6]	3.3-V LVTTTL
LEDR7	PIN_D14	LED [7]	3.3-V LVTTTL
LEDR8	PIN_A11	LED [8]	3.3-V LVTTTL
LEDR9	PIN_B11	LED [9]	3.3-V LVTTTL

out	ReadData_MIPS[7]	Output	PIN_D14	7	B7_NO	PIN_D14	2.5 V		12mA (default)	2 (default)
out	ReadData_MIPS[6]	Output	PIN_E14	7	B7_NO	PIN_E14	2.5 V		12mA (default)	2 (default)
out	ReadData_MIPS[5]	Output	PIN_C13	7	B7_NO	PIN_C13	2.5 V		12mA (default)	2 (default)
out	ReadData_MIPS[4]	Output	PIN_D13	7	B7_NO	PIN_D13	2.5 V		12mA (default)	2 (default)
out	ReadData_MIPS[3]	Output	PIN_B10	7	B7_NO	PIN_B10	2.5 V		12mA (default)	2 (default)
out	ReadData_MIPS[2]	Output	PIN_A10	7	B7_NO	PIN_A10	2.5 V		12mA (default)	2 (default)
out	ReadData_MIPS[1]	Output	PIN_A9	7	B7_NO	PIN_A9	2.5 V		12mA (default)	2 (default)
out	ReadData_MIPS[0]	Output	PIN_A8	7	B7_NO	PIN_A8	2.5 V		12mA (default)	2 (default)
in	reset	Input	PIN_C10	7	B7_NO	PIN_C10	2.5 V		12mA (default)	



In	clk	Input	PIN_P11	3	B3_NO	PIN_P11	2.5 V	12mA (default)	
Out	Instr_MIPS[31]	Output	PIN_V10	3	B3_NO	PIN_V10	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[30]	Output	PIN_V9	3	B3_NO	PIN_V9	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[29]	Output	PIN_V8	3	B3_NO	PIN_V8	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[28]	Output	PIN_V7	3	B3_NO	PIN_V7	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[27]	Output	PIN_W6	3	B3_NO	PIN_W6	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[26]	Output	PIN_W5	3	B3_NO	PIN_W5	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[25]	Output	PIN_AA14	4	B4_NO	PIN_AA14	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[24]	Output	PIN_W12	4	B4_NO	PIN_W12	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[23]	Output	PIN_AB12	4	B4_NO	PIN_AB12	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[22]	Output	PIN_AB11	4	B4_NO	PIN_AB11	2.5 V	12mA (default)	2 (default)
Out	Instr_MIPS[21]	Output	PIN_AB10	4	B4_NO	PIN_AB10	2.5 V	12mA (default)	2 (default)

ANÁLISE DE CLOCK

- Fmax: Frequência máxima de clock que o design suporta sem violar a configuração interna e tempo de acesso;
- Fmax pode ser maior ou menor, dependendo do esforço do *Fitter* no processo de roteamento;

Auto-fit: quão logo encontra uma configuração com requisitos mínimos;
Standard fit: busca a melhor configuração para o sistema;



Auto-fit com requerimento de clock de 50 MHz:



	Fmax	Restricted Fmax	Clock Name	Note
1	49.92 MHz	49.92 MHz	clkok	

Standard-Fit com requerimento de clock de 50 MHz:

	Fmax	Restricted Fmax	Clock Name	Note
1	51.63 MHz	51.63 MHz	clkok	

ANÁLISE DE CLOCK

Auto-fit com requerimento de clock de 50 MHz: Standard-Fit com requerimento de clock de 50 MHz:



ANÁLISE DE CLOCK

Caminho crítico: caminho com os maiores atrasos do clock;

O diagrama ilustra a arquitetura de um processador de 32 bits, com o caminho crítico de clock analisado. O clock (CLK) é distribuído para o PC, a memória de instrução, o registro de arquivos, a ALU e a memória de dados. O caminho crítico é o caminho mais longo no circuito, que determina a frequência máxima de operação do processador. O diagrama mostra a seguinte estrutura:

- Control Unit:** Gerencia as operações, enviando sinais de controle (MentReg, MentWrite, Branch, ALUControl2.0, ALUSrc, RegDst, RegWrite) para os outros componentes.
- PC (Program Counter):** Armazena o endereço da próxima instrução. Recebe o endereço da instrução (Instr) e o endereço de destino (PCplus4).
- INSTRUCTION MEMORY:** Armazena as instruções. Recebe o endereço da instrução (Instr) e devolve a instrução (Instr).
- REGISTER FILE:** Armazena os dados dos registros. Recebe o endereço de destino (RegDst) e o endereço de origem (RegWrite). Devolve o valor do registro (RD1, RD2).
- ALU (Arithmetic Logic Unit):** Realiza operações aritméticas e lógicas. Recebe o valor do registro (RD1, RD2) e o sinal de controle (ALUControl2.0, ALUSrc). Devolve o resultado (ALUResult).
- DATA MEMORY:** Armazena os dados. Recebe o endereço de destino (WD) e o valor de dados (WriteData). Devolve o valor de dados (ReadData).
- PCplus4:** Calcula o endereço da próxima instrução (PC + 4).
- PCBranch:** Calcula o endereço de destino para uma instrução de salto (PC + Branch).

O caminho crítico é o caminho com os maiores atrasos do clock, que determina a frequência máxima de operação do processador.


ANÁLISE DE CLOCK

Caminho crítico: caminho com os maiores atrasos do clock;

O diagrama ilustra a arquitetura de um processador de 32 bits, com o caminho crítico de clock analisado. O clock (CLK) é distribuído para o PC, a memória de instrução, o registro de arquivos, a ALU e a memória de dados. O caminho crítico é o caminho mais longo no circuito, que determina a frequência máxima de operação do processador. O diagrama mostra a seguinte estrutura:

- Control Unit:** Gerencia as operações, enviando sinais de controle (MentReg, MentWrite, Branch, ALUControl2.0, ALUSrc, RegDst, RegWrite) para os outros componentes.
- PC (Program Counter):** Armazena o endereço da próxima instrução. Recebe o endereço da instrução (Instr) e o endereço de destino (PCplus4).
- INSTRUCTION MEMORY:** Armazena as instruções. Recebe o endereço da instrução (Instr) e devolve a instrução (Instr).
- REGISTER FILE:** Armazena os dados dos registros. Recebe o endereço de destino (RegDst) e o endereço de origem (RegWrite). Devolve o valor do registro (RD1, RD2).
- ALU (Arithmetic Logic Unit):** Realiza operações aritméticas e lógicas. Recebe o valor do registro (RD1, RD2) e o sinal de controle (ALUControl2.0, ALUSrc). Devolve o resultado (ALUResult).
- DATA MEMORY:** Armazena os dados. Recebe o endereço de destino (WD) e o valor de dados (WriteData). Devolve o valor de dados (ReadData).
- PCplus4:** Calcula o endereço da próxima instrução (PC + 4).
- PCBranch:** Calcula o endereço de destino para uma instrução de salto (PC + Branch).

O caminho crítico é o caminho com os maiores atrasos do clock, que determina a frequência máxima de operação do processador.



0x027




CONCLUSÃO

Melhorias e pipeline



MELHORIAS

- Algumas instruções possuem o hardware implementado para sua execução, mas não a lógica:
- Instruções tipo Branch, Jump e Set Less Than;
- Implementação utilizando a própria SDRAM da placa DE-10;
- Pipeline:



0x029

DÚVIDAS?



[victorcesarts/Final \(github.com\)](https://github.com/victorcesarts/Final)

CREDITS: This presentation template was created by **Slidesgo**, including icons by **Flaticon**, and infographics & images by **Freepik**

