



SUMÁRIO



Pipeline

Simulação funcional; Simulação na placa






OBJETIVOS



Projeto de uma Microarquitetura Single Cycle de um processador MIPS em VHDL. Simulação funcional



Obtenção e análise do circuito prático. Análise de clock.





Implementação em uma FPGA



- MIPS (Microprocessor without Interlocked Pipeline Stages) é um processador criado em 1984 que utiliza a arquitetura de conjunto de instruções MIPS;
- Processador do tipo RISC (Reduced Instruction Set Computer);
- Há 111 instruções com 32 bits cada.
- A partir da instrução em assembly há a conversão em código de máquina, entendível ao computador;


Exemplo de instrução:






MICROARQUITETURA

- Ligação entre a lógica e a arquitetura através do arranjo de blocos lógicos como ALUs,
 Registradores, Memórias, etc.
- Também denominada como Organização de Computadores;
- Arquitetura MIPS pode ter diferentes microarquiteturas: Single Cycle, Multicycle, Single Cycle com Pipeline;
- Single Cycle define que todas as instruções são executadas por completo em um único ciclo de clock








VHDL E FPGA


- VHDL: <u>V</u>HSIC (Very High Speed Integrated Circuit) <u>H</u>ardware <u>D</u>escription <u>L</u>anguage: Linguagem para descrever sistemas digitais e para realizar testes funcionais;
- FPGA: Circuito integrado cuja principal característica é poder ser (re)programado para uso específico após a sua manufatura.
- Descrição em VHDL deve ser sintetizada por um software e posteriormente carregada em uma placa FPGA;








ABSTRAÇÃO E DESCRIÇÃO




grande de testes

PRIMEIRO ESQUEMÁTICO



SEGUNDO ESQUEMÁTICO





TESTES E IMPLEMENTAÇÃO



A união dos blocos básicos aumenta o nível de abstração até formar toda a microarquitetura

TESTE UNIDADE

A cada aumento do nível de abstração, mais um teste realizado IMPLEMENTAÇÃO FPGA

Com o código correto, simulado e sintetizado, o circuito era carregado na FPGA



TESTBENCH

Para os blocos mais simples, como MUX, Program Counter, Register File, etc. Utilizou-se valores "aleatórios" em um arquivo ".txt" de leitura e comparação;

```
ALU > @ tb_ALU.vhd
      use ieee.std_logic_textio.all;
      use std.textio.all;
      entity tb ALU is
      end tb ALU;
      architecture test of tb_ALU is
      component ALU is
          ALUControl : in
                              std_logic_vector(2 downto 0);
                              std_logic_vector(31 downto 0);
          SrcB
                              std_logic_vector(31 downto 0);
          ALUResult
                              std_logic_vector(31 downto 0)
      end component;
          -- Clock period definitions
          constant PERIOD
                             : time := 20 ns;
          constant DUTY CYCLE : real := 0.5;
          constant OFFSET
                  inputs data ALU : text open read mode is "inputALU.txt";
                  data compare
                                    : text open read mode is "inputcompare.txt";
                                    : text open write_mode is "output.txt";
                  outputs_data_comp : text open write_mode is "outputdata_comp.txt"
```

ARQUIVOS

Entrada entidade

ALU > 🖹 inputALU.txt

Saída entidade

ALU >	output.txt
	ALUresult
	000000000000000000000000000000000000000
	ZEROFlag
	1
	ALUresult
	000000000000000000000000000000000000000
	ZEROFlag
	0
	ALUresult
	000000000000000000000000000000000000000
	ZEROFlag
	0
	ALUresult
	11111111111111111111111111110000
	ZEROFlag
	0
	ALUresult
	000000000000000000000000000000000000000
	ZEROFlag
	0
	ALUresult
	000000000000000000000000000000000000000
	ZEROFlag
	1

Entrada comparação

ALU >	inputcompare.txt
	000000000000000000000000000000000000000
	1
	000000000000000000000000000000000000000
	0
	000000000000000000000000000000000000000
	0
	111111111111111111111111111110000
	0
	000000000000000000000000000000000000000
	0
	000000000000000000000000000000000000000
	1
	000000000000000000000000000000000000000
	0
	000000000000000000000000000000000000000
	0
	11111111111111111111111111110001
	0
	000000000000000000000000000000000000000
	0
	000000000000000000000000000000000000000
	1
	000000000000000000000000000000000000000
	0
	000000000000000000000000000000000000000
	0
	111111111111111111111111111110010
	0
29	000000000000000000000000000000000000000

Saída comparação

1	ALU >	outputdata_comp.txt
		ALU Result
		GOOD
		Zero Flag
		Good
		ALU Result
		GOOD
		Zero Flag
		Good
		ALU Result
		GOOD
		Zero Flag
		Good
		ALU Result
		GOOD
		Zero Flag
		Good
		GOOD
		GOOD
		9
		Good

TESTE UNIDADE

Em unidades em que a abstração é maior (DataPath, MIPS, MIPS Processor), foi utilizado um código teste simples de um conjunto de instruções. Os valores em binário foram retirados do programa MARS;

Address	Code	Basic	Sour	rce
0x00400000	0x20160064	addi \$22,\$0,100	1	addi \$s6, \$0, 100
0x00400004	0xac160028	sw \$22,40(\$0)	2	sw \$s6, 40(\$0)
0x00400008	0x8c0a0028	lw \$10,40(\$0)	3	lw \$t2, 40(\$0)
0x0040000c	0x02ca9820	add \$19,\$22,\$10	4	add \$s3, \$s6, \$t2
0x00400010	0x026aa022	sub \$20,\$19,\$10	5	sub \$s4, \$s3, \$t2
0x00400014	0x0276a824	and \$21,\$19,\$22	6	and \$s5, \$s3, \$s6
0x00400018	0x02b4b825	or \$23,\$21,\$20	7	or \$s7, \$s5, \$s4
0x0040001c	0x02758820	add \$17,\$19,\$21	8	add \$s1, \$s3, \$s5
0x00400020	0xac110028	sw \$17,40(\$0)	9	sw \$s1, 40(\$0)
0x00400024	0x8c080028	lw \$8,40(\$0)	10	lw \$t0, 40(\$0)
0x00400028	0x0000000c	syscall	11	syscall



DATAPATH


```
DataPath > @ DataPath.vhd
      library ieee;
      use ieee.std logic 1164.all;
      use ieee.numeric std.all;
       entity DataPath is port(
                            : in std logic vector(31 downto 0);
              Instr
                            : in std logic;
              Reset
                            : in std logic;
              clk
                            : in std_logic_vector(31 downto 0);
              ReadData
                            : in std logic;
              RegWrite
                            : in std logic vector(1 downto 0);
              RegDst
              ALUSTC
                            : in std logic;
                            : in std_logic;
              MemtoReg
                            : in std_logic;
              PCSrc
              ALUControl U : in std logic vector(2 downto 0);
              ZEROFlag U
                           : out std logic;
                            : out std logic vector(31 downto 0);
              PCout
                            : out std logic vector(31 downto 0);
              ALUOut
                            : out std logic vector(31 downto 0)
              WriteData
      end DataPath;
```

O Caminho de Dados é onde será instanciado os componentes como *Register File, Program Counter, ALU,* etc.


É a parte responsável por executar as operações sobre os dados recebidos da Memória de Dados.

As operações são definidas a partir da instrução sendo executada, e o controle dos components é feito a partir dos sinais recebidos da Unidade de Controle.

DATAPATH



DATAPATH



MAIN DECODER

```
Control Unit > @ MainDecoder.vhd
      library IEEE;
      use IEEE.std logic 1164.all;
      use IEEE.numeric_std.all;
      entity maindecoder is
          port(
                              : in std logic vector(5 downto 0);
                  OPM
                  MemToRegM : out std logic;
                  MemWriteM : out std_logic;
                             : out std_logic;
                  BranchM
                             : out std logic:
                  AluSrcM
                             : out std logic vector(1 downto 0);
                  RegDstM
                  RegWriteM : out std logic;
                  jumpM
                             : out std_logic;
                             : out std logic vector(1 downto 0)
                  ALUopM
      end maindecoder;
```

O *Main Decoder* faz parte da *Control Unit* e é responsável por gerar os sinais de controle para os componentes do *Data Path* MENOS DA ALU a partir do recebimento do *Opcode* da Instrução.

A partir dele pode-se estabelecer as instruções que o MIPS poderá suportar.

ALU DECODER

```
Control Unit > @ ALUDecoder.vhd
      library IEEE;
      use IEEE.std logic 1164.all;
      use IEEE.numeric std.all;
       entity ALUDecoder is
                               : in std logic vector(5 downto 0);
           port(
                   FunctD
                               : in std logic vector(1 downto 0);
                   ALUopD
                   ALUControlD : out std logic vector(2 downto 0)
       end ALUDecoder:
       architecture ALUDecARCH of ALUDecoder is
      begin
          process (all)
           begin
               case ALUopD is
                   when "00" =>
                   ALUControlD <= "010"; --add
                   when "01" =>
                   ALUControlD <= "110"; --subtract
```

O *ALU Decoder* também faz parte da *Control Unit* e é responsável por gerar os sinais de controle exclusivamente para a ALU.

O valor da saída pode ser estabelecido apenas pela leitura do ALUOP vindo diretamente do *Main Decoder* ou da leitura do campo *Funct* da instrução.


CONTROL UNIT

```
Control Unit > @ ControlUnit.vhd
      library IEEE;
      use ieee.std_logic_1164.all;
      entity ControlUnit is
          port(
                           : in std_logic_vector (5 downto 0);
               OP
                           : in std_logic_vector (5 downto 0);
               Funct
                           : out std logic;
               MemToReg
               MemWrite
                           : out std logic;
                           : in std logic;
               Zero
                           : out std logic;
               PCsrc
              ALUControl : out std logic vector(2 downto 0);
                           : out std logic;
               AluSrc
                           : out std logic vector(1 downto 0);
               RegDst
               RegWrite
                           : out std logic;
                           : out std logic
               Jump
       end ControlUnit:
```


A Control Unit é a unidade em que o Main Decoder e o ALU Decoder fazem conexão entre si.

Sua função é gerar combinacionalmente os sinais para o controle dos componentes do *Data Path*. Dessa forma, a unidade de controle deve ter conhecimento da Instrução sendo realizada para estabelecimento dos sinais de saída.

CONTROL UNIT




CONTROL UNIT




```
MIPS > @ MIPS.vhd
      library ieee;
      use ieee.std_logic_1164.all;
      use ieee.numeric std.all;
      entity MIPS is
      port(
          clk, reset : in std_logic;
          Instruction : in std logic vector(31 downto 0);
                      : in std_logic_vector(31 downto 0);
          ReadData
                      : out std logic vector(31 downto 0);
          ALUOut
                       : out std_logic_vector(31 downto 0);
           PC
          WriteData
                      : out std logic vector(31 downto 0);
          MemWrite
                       : out std logic
       end MIPS;
```

Essa unidade descreve a conexão entre a Unidade de Controle e o Caminho de Dados e sua comunicação entre a Memória de Dados e Memória de Instruções.

O processador MIPS é descrito separadamente da Memória de Dados e da Instrução de Memória.






Address	Code	Basic	Soul	rce
0x00400000	0x20160064	addi \$22,\$0,100	1	addi \$s6, \$0, 100
0x00400004	0xac160028	sw \$22,40(\$0)	2	SW \$56, 40(\$0)
0x00400008	0x8c0a0028	lw \$10,40(\$0)	3	lw \$t2, 40(\$0)
0x0040000c	0x02ca9820	add \$19,\$22,\$10	4	add \$s3, \$s6, \$t2
0x00400010	0x026aa022	sub \$20,\$19,\$10	5	sub \$s4, \$s3, \$t2
0x00400014	0x0276a824	and \$21,\$19,\$22	6	and \$s5, \$s3, \$s6
0x00400018	0x02b4b825	or \$23,\$21,\$20	7	or \$s7, \$s5, \$s4
0x0040001c	0x02758820	add \$17,\$19,\$21	8	add \$s1, \$s3, \$s5
0x00400020	0xac110028	sw \$17,40(\$0)	9	SW \$51, 40(\$0)
0x00400024	0x8c080028	lw \$8,40(\$0)	10	lw \$t0, 40(\$0)
0x00400028	0x0000000c	syscall	11	syscall


```
MIPS Processor >  MipsProcessor.vhd


1 library ieee;
2 use ieee.std_logic_1164.all;
3 use ieee.numeric_std.all;
4
5 entity MipsProcessor is
6 port(
7 clk : in std_logic;
8 reset : in std_logic;
9 Instr_MIPS : out std_logic_vector(31 downto 0);
10 ReadData_MIPS : out std_logic_vector(15 downto 0)
11 );
12 end entity;
```

Essa unidade descreve a conexão entre a Unidade de Controle e o Caminho de Dados e sua comunicação entre a Memória de Dados e Memória de Instruções.

O processador MIPS é descrito separadamente da Memória de Dados e da Instrução de Memória.







Address	Code	Basic	Sour	rce
0x00400000	0x20160064	addi \$22,\$0,100	1	addi \$s6, \$0, 100
0x00400004	0xac160028	sw \$22,40(\$0)	2	sw \$s6, 40(\$0)
0x00400008	0x8c0a0028	lw \$10,40(\$0)	3	lw \$t2, 40(\$0)
0х0040000с	0x02ca9820	add \$19,\$22,\$10	4	add \$s3, \$s6, \$t2
0x00400010	0x026aa022	sub \$20,\$19,\$10	5	sub \$s4, \$s3, \$t2
0x00400014	0x0276a824	and \$21,\$19,\$22	6	and \$s5, \$s3, \$s6
0x00400018	0x02b4b825	or \$23,\$21,\$20	7	or \$s7, \$s5, \$s4
0x0040001c	0x02758820	add \$17,\$19,\$21	8	add \$s1, \$s3, \$s5
0x00400020	0xac110028	sw \$17,40(\$0)	9	sw \$s1, 40(\$0)
0x00400024	0x8c080028	lw \$8,40(\$0)	10	lw \$t0, 40(\$0)
0x00400028	0х0000000с	syscall	11	syscall

TESTE NA PLACA





Table 3-5 Pin Assignment of LEDs							
Signal Name	FPGA Pin No.	Description	I/O Standard				
LEDR0	PIN_A8	LED [0]	3.3-V LVTTL				
LEDR1	PIN_A9	LED [1]	3.3-V LVTTL				
LEDR2	PIN_A10	LED [2]	3.3-V LVTTL				
LEDR3	PIN_B10	LED [3]	3.3-V LVTTL				
LEDR4	PIN_D13	LED [4]	3.3-V LVTTL				
LEDR5	PIN_C13	LED [5]	3.3-V LVTTL				
LEDR6	PIN_E14	LED [6]	3.3-V LVTTL				
LEDR7	PIN_D14	LED [7]	3.3-V LVTTL				
LEDR8	PIN_A11	LED [8]	3.3-V LVTTL				
LEDR9	PIN_B11	LED [9]	3.3-V LVTTL				

out	ReadData_MIPS[7]	Output	PIN_D14	7	B7_N0	PIN_D14	2.5 V	12mA (default)	2 (default)
out	ReadData_MIPS[6]	Output	PIN_E14	7	B7_N0	PIN_E14	2.5 V	12mA (default)	2 (default)
out	ReadData_MIPS[5]	Output	PIN_C13	7	B7_N0	PIN_C13	2.5 V	12mA (default)	2 (default)
out	ReadData_MIPS[4]	Output	PIN_D13	7	B7_N0	PIN_D13	2.5 V	12mA (default)	2 (default)
out	ReadData_MIPS[3]	Output	PIN_B10	7	B7_N0	PIN_B10	2.5 V	12mA (default)	2 (default)
out	ReadData_MIPS[2]	Output	PIN_A10	7	B7_N0	PIN_A10	2.5 V	12mA (default)	2 (default)
out	ReadData_MIPS[1]	Output	PIN_A9	7	B7_N0	PIN_A9	2.5 V	12mA (default)	2 (default)
out	ReadData_MIPS[0]	Output	PIN_A8	7	B7_N0	PIN_A8	2.5 V	12mA (default)	2 (default)
in	reset	Input	PIN_C10	7	B7_N0	PIN_C10	2.5 V	12mA (default)	



in_ clk	Input	PIN_P11	3	B3_N0	PIN_P11	2.5 V	12mA (default)	
instr_MIPS[31]	Output	PIN_V10	3	B3_N0	PIN_V10	2.5 V	12mA (default)	2 (default)
Instr_MIPS[30]	Output	PIN_V9	3	B3_N0	PIN_V9	2.5 V	12mA (default)	2 (default)
Instr_MIPS[29]	Output	PIN_V8	3	B3_N0	PIN_V8	2.5 V	12mA (default)	2 (default)
instr_MIPS[28]	Output	PIN_V7	3	B3_N0	PIN_V7	2.5 V	12mA (default)	2 (default)
out Instr_MIPS[27]	Output	PIN_W6	3	B3_N0	PIN_W6	2.5 V	12mA (default)	2 (default)
out Instr_MIPS[26]	Output	PIN_W5	3	B3_N0	PIN_W5	2.5 V	12mA (default)	2 (default)
out Instr_MIPS[25]	Output	PIN_AA14	4	B4_N0	PIN_AA14	2.5 V	12mA (default)	2 (default)
out Instr_MIPS[24]	Output	PIN_W12	4	B4_N0	PIN_W12	2.5 V	12mA (default)	2 (default)
out Instr_MIPS[23]	Output	PIN_AB12	4	B4_N0	PIN_AB12	2.5 V	12mA (default)	2 (default)
Instr_MIPS[22]	Output	PIN_AB11	4	B4_N0	PIN_AB11	2.5 V	12mA (default)	2 (default)
out Instr_MIPS[21]	Output	PIN_AB10	4	B4_N0	PIN_AB10	2.5 V	12mA (default)	2 (default)

ANÁLISE DE CLOCK

- Fmax: Frequência máxima de clock que o design suporta sem violar a configuração interna e tempo de acesso;
- Fmax pode ser maior ou menor, dependendo do esforço do *Fitter* no processo de roteamento;

Auto-fit: quão logo encontra uma configuração com requisitos mínimos; Standard fit: busca a melhor configuração para o sistema;

Auto-fit com requerimento de clock de 50 MHz:


Fmax Restricted Fmax Clock Name Note
1 49.92 MHz 49.92 MHz clcok


Standard-Fit com requerimento de clock de 50 MHz:

	Fmax	Restricted Fmax	Clock Name	Note
1	51.63 MHz	51.63 MHz	clcok	

ANÁLISE DE CLOCK


Auto-fit com requerimento de clock de 50 MHz: Standard-Fit com requerimento de clock de 50 MHz:





ANÁLISE DE CLOCK


Caminho crítico: caminho com os maiores atrasos do clock;





MELHORIAS

- Algumas instruções possuem o hardware implementado para sua execução, mas não a lógica:
- Instruções tipo Branch, Jump e Set Less Than;
- Implementação utilizando a prórpria SDRAM da placa DE-10;
- Pipeline:



DÚVIDAS?



victorcesarts/Final (github.com)

CREDITS: This presentation template was created by **Slidesgo**, including icons by **Flaticon**, and infographics & images by **Freepik**

